사각형입니다.

https://doi.org/10.6113/JPE.2018.18.2.445

ISSN(Print): 1598-2092 / ISSN(Online): 2093-4718



A Novel Modulation Method for Three-Level Inverter Neutral Point Potential Oscillation Elimination


Yuan Yao*, Longyun Kang, and Zhi Zhang**


†,*New Energy Research Center of Electric Power College, South China University of Technology, Guangzhou, China

**Department of Electrical Engineering, Dongguan University of Technology, Dongguan, China



Abstract

A novel algorithm is proposed to regulate the neutral point potential in neutral point clamped three-level inverters. Oscillations of the neutral point potential and an unbalanced dc-link voltage cause distortions of the output voltage. Large capacitors, which make the application costly and bulky, are needed to eliminate oscillations. Thus, the algorithm proposed in this paper utilizes the finite-control-set model predictive control and the multistage medium vector to solve these issues. The proposed strategy consists of a two-step prediction and a cost function to evaluate the selected multistage medium vector. Unlike the virtual vector method, the multistage medium vector is a mixture of the virtual vector and the original vector. In addition, its amplitude is variable. The neutral point current generated by it can be used to adjust the neutral point potential. When compared with the virtual vector method, the multistage medium vector contributes to decreasing the regulation time when the modulation index is high. The vectors are rearranged to cope with the variable switching frequency of the model predictive control. Simulation and experimental results verify the validity of the proposed strategy.


Key words: Finite-control-set model predictive control, Neutral point clamped three-level inverter, Neutral point potential oscillations, Virtual vector


Manuscript received Jan. 14, 2017; accepted Nov. 10, 2017

Recommended for publication by Associate Editor Jaehong Kim.

Corresponding Author: lykang@scut.edu.cn Tel: +86-020-87111193, Fax: +86-020-87111193, South China Univ. of Tech.

*New Energy Res. Cent. Electric Power Coll., South China Univ. Tech., China

**Dept. of Electrical Eng., Dongguan Univ. of Tech., China



Ⅰ. INTRODUCTION

Multilevel converters have been used in many conversion systems, such as distributed generation, photovoltaic, electric vehicles and traction systems [1]-[4]. Their topologies are various. However, the neutral point clamped (NPC) three-level inverter is the most widely used. When compared with two- level converters, the total harmonic distortion (THD) in the output voltage is reduced, and the switching devices in three- level system have a lower 그림입니다.
원본 그림의 이름: CLP0000055c0011.bmp
원본 그림의 크기: 가로 172pixel, 세로 63pixel [5], [6]. However, vibrations of the neutral point (NP) voltage are a significant drawback. This issue contains two aspects: the drifted neutral point potential (NPP) and the low-frequency oscillation of the NPP [7].

Considering the difference between the two dc-link capacitors, the drifted NPP is inevitable. Several methods have been proposed to address this issue [8]-[11]. The authors of [12] utilize additional hardware to regulate the NP, which makes the application bulky and costly. Redundant small vectors have been used to regulate the NPP in space vector modulation (SVM) [5]. In sinusoidal pulse width modulation (SPWM), the zero-sequence voltage offset value has been injected into the modulation signals to fix the drifted NPP [13]-[15].

Another aspect of this issue is the NPP oscillation, which is three times the output fundamental frequency [7]. The authors of [16] demonstrate that the oscillation of the NPP makes the output current contains a distortion with the same frequency as it. Additional dc-link capacitors can be used to ease this issue. However, the software method is more flexible and efficient. Thus, researchers have put forward investigations to solve the NPP oscillation.

The NPP oscillation is a result of the dc-link voltage imbalance happening within one switching period [17]. The amplitude of the NPP oscillation depends on the output current, the power factor (PF), and the dc-link capacitor value [7], [9], [18]. The authors of [16] proposed a time offset method to solve this issue. The method increases the THD of the output voltage, and the regulation time increases when the modulation is high. Meanwhile, the authors of [19] adjusted the NPP with an additional PI controller. However, the parameters are difficult to be tuned. The authors of [4] deduced an equation of the offset value and the drifted NPP. However, its complex calculation makes this method difficult to use in some conditions. Considering the oscillation occurring in one switching period, the conventional SVM method with a PI controller cannot perfectly solve this issue.

To overcome this drawback, virtual vector modulation is proposed in [20]. This is the most common method for solving oscillations of the NPP. Based on that concept, many algorithms have been investigated. The authors of [9] combine SVM and a virtual SVM to solve this issue. Meanwhile, the authors of [21] and [22] propose another hybrid modulation to achieve the same effect. In that strategy, the modulation mode is related to the angle of the reference signal, which increases the complexity of the algorithm. All of these methods try to minimize the influence of the medium vector upon the NPP. However, during the synthesis of the target vector, the regulation effects of the small vectors in these methods are weakened when the modulation index (MI) is high. The total absence of a medium vector lengthens the regulation process of the NP.

According to the zero neutral point (NP) current principle [20], the virtual vector method may lose its ability to fix a drifted NPP in extreme conditions. The algorithm proposed in this paper modifies the conventional virtual vector to overcome this drawback. Therefore, the chosen additional vectors have to be evaluated based on their performance at the end of each switching period. An elaborate mathematical model of the system is indispensable for the evaluation of vectors. Since the time delay in the system leads to an inaccurate model, a predictive control algorithm with an evaluation mechanism is suitable. Thus, the finite control step model predictive control (FCS-MPC) is utilized in this paper. It has attracted a lot of interest from scholars in recent years [23]-[27]. With the discrete time model, the state of the system in the next sampling instant can be depicted. The authors of [23] and [28] utilize an MPC to achieve a high efficiency and a balanced power loss. Meanwhile, the authors of [29] decreased the switching frequency of a MPC with the help of a low-pass filter. Furthermore, the authors of [30] revealed that a variable switching frequency can be solved by the optimal switching sequence strategy. However, most scholars pay attention to two-level converters, and the issues existing in multi-level converters are rarely considered [31].

As previously mentioned, the complete virtual vector method lengthens the NPP regulation time. However, the conventional method generates the NPP oscillation. The proposed algorithm in this paper combines the FCS-MPC and the modified virtual vector to eliminate the NPP oscillation without a trade-off between the regulation time of the drifted NPP and its oscillation. The rest of this paper is organized as follows. In Section II, the theory of the drifted NPP and the NPP oscillation are introduced. An overview of the conventional SVM (CSVM) and the conventional virtual vector SVM (CVV-SVM) are also presented. In Section III, the proposed algorithm based on the FCS-MPC is introduced. The two-step predictive mathematic model of this method is also presented. Moreover, the relationship between the NPP regulation and the multilevel medium vectors (MMV) is analysed. Simulation and the experimental results are presented in Section IV. Comparisons of the conventional methods and the proposed method are presented. Some conclusions are given in Section V.



Ⅱ. MATHEMATIC EXPRESSION OF THE NEUTRAL-POINT VOLTAGE OSCILLATION

The topology of the three-level NPC inverter system invented by Nabae et al [32] is shown in Fig. 1.

As can be seen from Fig. 1, the voltages of the two dc-link capacitors C1 and C2 should be identical to generate a three-level output. However, different vectors applied in the modulation and the intrinsic difference between the capacitors lead to the drifted NPP, which indicates that the relationship between them should be discussed.


그림입니다.
원본 그림의 이름: CLP0000055c000c.bmp
원본 그림의 크기: 가로 1520pixel, 세로 811pixel

Fig. 1. Three-level NPC inverter topology.


Since the voltage vectors can be represented by combinations of the switching states, the switching state are introduced first:

그림입니다.
원본 그림의 이름: CLP0000055c000d.bmp
원본 그림의 크기: 가로 582pixel, 세로 213pixel                (1)

그림입니다.
원본 그림의 이름: CLP0000055c000e.bmp
원본 그림의 크기: 가로 404pixel, 세로 69pixel                       (2)

where P denotes that only the upper two switches are turned on. In this state, the output voltage 그림입니다.
원본 그림의 이름: CLP0000055c0012.bmp
원본 그림의 크기: 가로 86pixel, 세로 66pixel is 그림입니다.
원본 그림의 이름: CLP0000055c0015.bmp
원본 그림의 크기: 가로 168pixel, 세로 66pixel. O denotes that only the middle two switches are turned on. In this state, the output voltage Vxo is 0. N denotes that only the lower two switches are turned on. In this state, the output voltage Vxo is –0.5Vdc. The output voltage vectors are displayed in Fig. 2. The voltage vectors and the corresponding NP currents are presented in Table 1.


그림입니다.
원본 그림의 이름: CLP0000055c000f.bmp
원본 그림의 크기: 가로 1064pixel, 세로 926pixel

Fig. 2. Voltage vectors.


TABLE I VOLTAGE VECTORS

Vector

Switching Symbol

NP Current

Proportion(Vx/Vdc)

Zero Vector

(PPP),(OOO),(NNN)

0

0

Small Vector

P-Type

N-Type

P-Type

N-Type

그림입니다.
원본 그림의 이름: CLP00000cd80050.bmp
원본 그림의 크기: 가로 34pixel, 세로 121pixel

[POO]

[ONN]

-Ia

Ia

[PPO]

[OON]

Ic

-Ic

[OPO]

[NON]

-Ib

Ib

[OPP]

[NOO]

Ia

-Ia

[POP]

[ONO]

Ib

-Ib

[OOP]

[NNO]

-Ic

Ic

Medium Vector

[PON]

Ib

그림입니다.
원본 그림의 이름: CLP00000cd80051.bmp
원본 그림의 크기: 가로 71pixel, 세로 142pixel

[OPN]

Ia

[NPO]

Ic

[NOP]

Ib

[ONP]

Ia

[PNO]

Ic

Large Vector

[PNN]

-

그림입니다.
원본 그림의 이름: CLP00000cd80052.bmp
원본 그림의 크기: 가로 36pixel, 세로 125pixel

[PPN]

-

[NPN]

-

[NPP]

-

[NNP]

-

[PNP]

-


It can be seen from Table 1 that only the small vectors and medium vectors generate the NP current. Small vectors can be divided into P-type and N-type. When the P-type small vectors are applied, the neutral point and the positive of the voltage source are connected, the neutral point current is injected into C2, and the NPP increases. When the N-type small vectors are applied, the negative of the voltage source and the neutral point are connected, the neutral point current flows away from C2, and the NPP decreases.

Assuming that the current in each phase does not change within one switching period, the paired P-type and N-type small vectors generate currents in opposite directions with the same amplitude.

Assuming that the dc-link capacitors are equivalent to C, the relationship between the dc-link capacitors and the NP current is revealed in (3) [33]:

그림입니다.
원본 그림의 이름: CLP0000055c0010.bmp
원본 그림의 크기: 가로 634pixel, 세로 470pixel                                   (3)

where ic1 and ic2 represent the currents flowing through C1 and C2, respectively. 그림입니다.
원본 그림의 이름: CLP0000055c0016.bmp
원본 그림의 크기: 가로 88pixel, 세로 76pixel is the average value of the NP current, and 그림입니다.
원본 그림의 이름: CLP0000055c0017.bmp
원본 그림의 크기: 가로 131pixel, 세로 68pixel is the voltage difference between the two dc-link capacitors. 그림입니다.
원본 그림의 이름: CLP0000055c0018.bmp
원본 그림의 크기: 가로 56pixel, 세로 66pixel is the sampling period. It can be concluded from equation (3), that the change of 그림입니다.
원본 그림의 이름: CLP0000055c0019.bmp
원본 그림의 크기: 가로 132pixel, 세로 72pixel leads to the NP current. On the other hand, the NP current can be used to adjust 그림입니다.
원본 그림의 이름: CLP0000055c0019.bmp
원본 그림의 크기: 가로 132pixel, 세로 72pixel.


A. The Conventional SVM

Assuming that the reference voltage vector (그림입니다.
원본 그림의 이름: CLP0000055c001d.bmp
원본 그림의 크기: 가로 106pixel, 세로 96pixel) is located in III-2. The relationship among the small vectors (그림입니다.
원본 그림의 이름: CLP0000055c001e.bmp
원본 그림의 크기: 가로 100pixel, 세로 85pixel and 그림입니다.
원본 그림의 이름: CLP0000055c001f.bmp
원본 그림의 크기: 가로 102pixel, 세로 85pixel) and the medium vector (그림입니다.
원본 그림의 이름: CLP0000055c0020.bmp
원본 그림의 크기: 가로 91pixel, 세로 80pixel and 그림입니다.
원본 그림의 이름: CLP0000055c0021.bmp
원본 그림의 크기: 가로 108pixel, 세로 88pixel) is shown in (4):

그림입니다.
원본 그림의 이름: CLP0000055c0022.bmp
원본 그림의 크기: 가로 1185pixel, 세로 188pixel                       (4)

where 그림입니다.
원본 그림의 이름: CLP0000055c0023.bmp
원본 그림의 크기: 가로 59pixel, 세로 62pixel is the sampling period; and 그림입니다.
원본 그림의 이름: CLP0000055c0024.bmp
원본 그림의 크기: 가로 97pixel, 세로 62pixel, 그림입니다.
원본 그림의 이름: CLP0000055c0025.bmp
원본 그림의 크기: 가로 96pixel, 세로 59pixel and 그림입니다.
원본 그림의 이름: CLP0000055c0026.bmp
원본 그림의 크기: 가로 97pixel, 세로 59pixel are the dwelling times of the two small vectors and the medium vector, respectively.

The time relationship between the NP current and 그림입니다.
원본 그림의 이름: CLP0000055c0027.bmp
원본 그림의 크기: 가로 133pixel, 세로 66pixel is displayed as (5):

그림입니다.
원본 그림의 이름: CLP0000055c0028.bmp
원본 그림의 크기: 가로 1546pixel, 세로 81pixel          (5)

where 그림입니다.
원본 그림의 이름: CLP0000055c0029.bmp
원본 그림의 크기: 가로 61pixel, 세로 70pixel and 그림입니다.
원본 그림의 이름: CLP0000055c002a.bmp
원본 그림의 크기: 가로 64pixel, 세로 67pixel are the coefficients for the small vectors; and 그림입니다.
원본 그림의 이름: CLP0000055c002b.bmp
원본 그림의 크기: 가로 90pixel, 세로 68pixel, 그림입니다.
원본 그림의 이름: CLP0000055c002c.bmp
원본 그림의 크기: 가로 89pixel, 세로 67pixel, and 그림입니다.
원본 그림의 이름: CLP0000055c002d.bmp
원본 그림의 크기: 가로 89pixel, 세로 66pixel are the currents generated by the small vectors and the medium vector. In order to simplify the analysis and calculation, only one set of the paired small vectors is used to adjust the NPP. Assuming that 그림입니다.
원본 그림의 이름: CLP0000055c002e.bmp
원본 그림의 크기: 가로 182pixel, 세로 65pixel, the value of 그림입니다.
원본 그림의 이름: CLP0000055c002f.bmp
원본 그림의 크기: 가로 58pixel, 세로 67pixel can be obtained in (6):

그림입니다.
원본 그림의 이름: CLP0000055c0030.bmp
원본 그림의 크기: 가로 1339pixel, 세로 80pixel                (6)

Based on equation (6), the regulation of the NPP is achieved in the CSVM method. The redundant small vectors are used to regulate the NPP. However, there is only one medium vector in one sector, and the influence it left on the NPP cannot be ideally compensated for under some conditions [17]. It is revealed in [6] that the medium vectors lead to the NPP oscillation, which cannot be eliminated by the average compensation value used in equation (6). Thus, the conventional virtual vector method is proposed.


B. Conventional Virtual Vectors

As mentioned before, the NP current generated within one switching period leads to the NPP oscillation. In the balanced three-phase inverter system:

그림입니다.
원본 그림의 이름: CLP0000055c0031.bmp
원본 그림의 크기: 가로 442pixel, 세로 66pixel                                     (7)

where 그림입니다.
원본 그림의 이름: CLP0000055c0032.bmp
원본 그림의 크기: 가로 50pixel, 세로 67pixel, 그림입니다.
원본 그림의 이름: CLP0000055c0033.bmp
원본 그림의 크기: 가로 48pixel, 세로 64pixel and 그림입니다.
원본 그림의 이름: CLP0000055c0034.bmp
원본 그림의 크기: 가로 48pixel, 세로 66pixel are the current of three phases.

The virtual vectors are synthesized as (8):

그림입니다.
원본 그림의 이름: CLP0000055c0035.bmp
원본 그림의 크기: 가로 866pixel, 세로 271pixel                       (8)

where 그림입니다.
원본 그림의 이름: CLP0000055c0036.bmp
원본 그림의 크기: 가로 129pixel, 세로 81pixel and 그림입니다.
원본 그림의 이름: CLP0000055c0037.bmp
원본 그림의 크기: 가로 128pixel, 세로 81pixel represent the virtual small vectors, and 그림입니다.
원본 그림의 이름: CLP0000055c0038.bmp
원본 그림의 크기: 가로 117pixel, 세로 80pixel represents the virtual medium vector.

The space distribution of each vector in sector III is shown in Fig. 3. As mentioned in Section I, the total elimination of the medium vector also introduces some issues into the system. It can be seen in Fig. 3 that the orange dashed line is the original medium vector, and that the solid line of PON represents the virtual one. They are in the same direction with different amplitudes. Assuming that the virtual medium vector and the original vector are used to generate the same effect 그림입니다.
원본 그림의 이름: CLP0000055c003a.bmp
원본 그림의 크기: 가로 149pixel, 세로 86pixel:

그림입니다.
원본 그림의 이름: CLP0000055c003b.bmp
원본 그림의 크기: 가로 936pixel, 세로 194pixel               (9)


그림입니다.
원본 그림의 이름: CLP0000055c0039.bmp
원본 그림의 크기: 가로 1162pixel, 세로 758pixel

Fig. 3. Vectors in Sector III.


where 그림입니다.
원본 그림의 이름: CLP0000055c003c.bmp
원본 그림의 크기: 가로 101pixel, 세로 67pixel is the time for the original one, and 그림입니다.
원본 그림의 이름: CLP0000055c003d.bmp
원본 그림의 크기: 가로 58pixel, 세로 65pixel is the time for the virtual one. The result of Equ. (9) is 그림입니다.
원본 그림의 이름: CLP0000055c003e.bmp
원본 그림의 크기: 가로 322pixel, 세로 72pixel, which means that the virtual medium vector needs a longer time than the original one to synthesize the same reference vector.

Considering that the vectors are applied in one switching period, a long time for the virtual medium vector means the time for virtual small vectors is compressed. In addition, the time used to regulate the NPP is decreased. When the NPP drifts in a high MI, the regulation process is lengthened. To cope with this issue, an improved strategy is presented in next section.



Ⅲ. THE PROPOSED MODULATION METHOD

In Section I, it was briefed that the FCS-MPC is suitable to regulate the NPP. The detail of it is presented in this section. First, the two-step discrete model for the FCS-MPC is presented in this section. Second, the relationship between the MMV and the model predictive algorithm is analysed.


A. The MPC Algorithm

The FCS-MPC utilizes discrete voltage vectors as the elements to implement the optimal research. Its steps are as follows:

1) Construct a mathematical model of the system.

2) Transfer this model into the discrete time domain.

3) Based on the control object, formulate the cost function.

4) Select vectors that minimize the cost function.

Assume that the filters in the three phases are identical. The mathematical expressions of the inverter in the 그림입니다.
원본 그림의 이름: CLP0000055c0040.bmp
원본 그림의 크기: 가로 71pixel, 세로 65pixel axes are demonstrated,

그림입니다.
원본 그림의 이름: CLP0000055c003f.bmp
원본 그림의 크기: 가로 538pixel, 세로 283pixel                             (10)

where L is the filter inductance; R is the filter resistance;그림입니다.
원본 그림의 이름: CLP0000055c0043.bmp
원본 그림의 크기: 가로 199pixel, 세로 68pixelare the inverter’s output voltage; and ,그림입니다.
원본 그림의 이름: CLP0000055c0044.bmp
원본 그림의 크기: 가로 167pixel, 세로 65pixel are the load voltage.

Based on the forward Euler approximation [34], the derivative of the current is approximated to:

그림입니다.
원본 그림의 이름: CLP0000055c0045.bmp
원본 그림의 크기: 가로 581pixel, 세로 142pixel                                  (11)

where 그림입니다.
원본 그림의 이름: CLP0000055c0046.bmp
원본 그림의 크기: 가로 110pixel, 세로 68pixel is the current value sampled at the 그림입니다.
원본 그림의 이름: CLP0000055c0047.bmp
원본 그림의 크기: 가로 102pixel, 세로 57pixel instant, and 그림입니다.
원본 그림의 이름: CLP0000055c0048.bmp
원본 그림의 크기: 가로 222pixel, 세로 67pixel is the predicted value at next sampling step.

Assuming the resistance is neglected, the model in the discrete time domain is:

그림입니다.
원본 그림의 이름: CLP0000055c0049.bmp
원본 그림의 크기: 가로 1019pixel, 세로 296pixel                   (12)

where 그림입니다.
원본 그림의 이름: CLP0000055c004a.bmp
원본 그림의 크기: 가로 160pixel, 세로 77pixel, 그림입니다.
원본 그림의 이름: CLP0000055c004b.bmp
원본 그림의 크기: 가로 159pixel, 세로 79pixel, 그림입니다.
원본 그림의 이름: CLP0000055c004c.bmp
원본 그림의 크기: 가로 150pixel, 세로 76pixel, 그림입니다.
원본 그림의 이름: CLP0000055c004d.bmp
원본 그림의 크기: 가로 150pixel, 세로 75pixel, 그림입니다.
원본 그림의 이름: CLP0000055c004e.bmp
원본 그림의 크기: 가로 141pixel, 세로 73pixel and 그림입니다.
원본 그림의 이름: CLP0000055c004f.bmp
원본 그림의 크기: 가로 139pixel, 세로 77pixel are the initial values at the 그림입니다.
원본 그림의 이름: CLP0000055c0050.bmp
원본 그림의 크기: 가로 99pixel, 세로 60pixel instant. 그림입니다.
원본 그림의 이름: CLP0000055c0051.bmp
원본 그림의 크기: 가로 254pixel, 세로 70pixel and 그림입니다.
원본 그림의 이름: CLP0000055c0052.bmp
원본 그림의 크기: 가로 246pixel, 세로 77pixel are the predicted value at the 그림입니다.
원본 그림의 이름: CLP0000055c0053.bmp
원본 그림의 크기: 가로 256pixel, 세로 69pixel instant. The value of the back-EMF 그림입니다.
원본 그림의 이름: CLP0000055c0054.bmp
원본 그림의 크기: 가로 138pixel, 세로 75pixel is regarded as a constant during the sampling period. Therefore, 그림입니다.
원본 그림의 이름: CLP0000055c0055.bmp
원본 그림의 크기: 가로 468pixel, 세로 73pixel.

[24], [35] indicate that a one-step delay issue exists in this method, and [36] proposes the two-step prediction to compensate the time delay:

그림입니다.
원본 그림의 이름: CLP0000055c0056.bmp
원본 그림의 크기: 가로 1185pixel, 세로 284pixel                (13)

where 그림입니다.
원본 그림의 이름: CLP0000055c0057.bmp
원본 그림의 크기: 가로 249pixel, 세로 64pixel and 그림입니다.
원본 그림의 이름: CLP0000055c0058.bmp
원본 그림의 크기: 가로 248pixel, 세로 73pixel are the two-step predictive values serving as references for the current loop; and 그림입니다.
원본 그림의 이름: CLP0000055c0059.bmp
원본 그림의 크기: 가로 273pixel, 세로 67pixel and 그림입니다.
원본 그림의 이름: CLP0000055c005a.bmp
원본 그림의 크기: 가로 269pixel, 세로 78pixel are the predictive values at the 그림입니다.
원본 그림의 이름: CLP0000055c005b.bmp
원본 그림의 크기: 가로 258pixel, 세로 72pixel instant, which can be used to calculate the reference for the vector selection.

The predictive equations are a basic description of the system, the designed cost function is used to evaluate their performance. Therefore, this is the essential part to be discussed. The cost function consists of two parts: 그림입니다.
원본 그림의 이름: CLP0000055c005c.bmp
원본 그림의 크기: 가로 67pixel, 세로 52pixel is used to reflect the effects of the output voltage, and 그림입니다.
원본 그림의 이름: CLP0000055c005d.bmp
원본 그림의 크기: 가로 61pixel, 세로 56pixel is used to reflect the performance of the NP current regulation.

그림입니다.
원본 그림의 이름: CLP0000055c005e.bmp
원본 그림의 크기: 가로 331pixel, 세로 56pixel                                              (14)

그림입니다.
원본 그림의 이름: CLP0000055c005f.bmp
원본 그림의 크기: 가로 1305pixel, 세로 80pixel          (15)

그림입니다.
원본 그림의 이름: CLP0000055c0060.bmp
원본 그림의 크기: 가로 1163pixel, 세로 71pixel                (16)

It can be seen from equation (16) that 그림입니다.
원본 그림의 이름: CLP0000055c0061.bmp
원본 그림의 크기: 가로 64pixel, 세로 54pixel is a function of the capacitor voltage difference 그림입니다.
원본 그림의 이름: CLP0000055c0062.bmp
원본 그림의 크기: 가로 133pixel, 세로 73pixel, the small vector coefficient 그림입니다.
원본 그림의 이름: CLP0000055c0063.bmp
원본 그림의 크기: 가로 64pixel, 세로 67pixel, the NP current of each vector 그림입니다.
원본 그림의 이름: CLP0000055c0064.bmp
원본 그림의 크기: 가로 40pixel, 세로 68pixel, and the dwelling time of each vector 그림입니다.
원본 그림의 이름: CLP0000055c0065.bmp
원본 그림의 크기: 가로 46pixel, 세로 64pixel, where 그림입니다.
원본 그림의 이름: CLP0000055c0066.bmp
원본 그림의 크기: 가로 495pixel, 세로 70pixel.

To avoid a non-constant switching frequency, the vectors are appropriately arranged [30], [37]. Once the vectors 그림입니다.
원본 그림의 이름: CLP0000055c0067.bmp
원본 그림의 크기: 가로 347pixel, 세로 69pixel are selected, the corresponding dwelling times 그림입니다.
원본 그림의 이름: CLP0000055c0068.bmp
원본 그림의 크기: 가로 331pixel, 세로 72pixel are decided. Two-step predictions in the discrete time model are:

그림입니다.
원본 그림의 이름: CLP0000055c0069.bmp
원본 그림의 크기: 가로 635pixel, 세로 264pixel                                      (17)

where 그림입니다.
원본 그림의 이름: CLP0000055c006a.bmp
원본 그림의 크기: 가로 130pixel, 세로 75pixel and 그림입니다.
원본 그림의 이름: CLP0000055c006b.bmp
원본 그림의 크기: 가로 128pixel, 세로 89pixel are the predictive values for the 그림입니다.
원본 그림의 이름: CLP0000055c006c.bmp
원본 그림의 크기: 가로 261pixel, 세로 74pixel sampling instant; 그림입니다.
원본 그림의 이름: CLP0000055c006d.bmp
원본 그림의 크기: 가로 73pixel, 세로 78pixel and 그림입니다.
원본 그림의 이름: CLP0000055c006e.bmp
원본 그림의 크기: 가로 70pixel, 세로 88pixel are the initial values at the 그림입니다.
원본 그림의 이름: CLP0000055c006f.bmp
원본 그림의 크기: 가로 97pixel, 세로 58pixel instant; 그림입니다.
원본 그림의 이름: CLP0000055c0070.bmp
원본 그림의 크기: 가로 78pixel, 세로 58pixel and 그림입니다.
원본 그림의 이름: CLP0000055c0071.bmp
원본 그림의 크기: 가로 74pixel, 세로 62pixel are the increments for the selected vector 그림입니다.
원본 그림의 이름: CLP0000055c0072.bmp
원본 그림의 크기: 가로 60pixel, 세로 57pixel in the 그림입니다.
원본 그림의 이름: CLP0000055c0073.bmp
원본 그림의 크기: 가로 82pixel, 세로 69pixel axes; and 그림입니다.
원본 그림의 이름: CLP0000055c0074.bmp
원본 그림의 크기: 가로 45pixel, 세로 57pixel represents the corresponding time of each vector.

In the FCS-MPC, the final goal of the optimal search is to select elements with the minimum cost function value. In this part, three vectors surrounding the reference vector are selected in one switching period. The vectors lead to the minimum 그림입니다.
원본 그림의 이름: CLP0000055c0075.bmp
원본 그림의 크기: 가로 67pixel, 세로 52pixel. Thus, their dwelling times have to satisfy (18):

그림입니다.
원본 그림의 이름: CLP0000055c0076.bmp
원본 그림의 크기: 가로 478pixel, 세로 325pixel                                             (18)

그림입니다.
원본 그림의 이름: CLP0000055c0077.bmp
원본 그림의 크기: 가로 1063pixel, 세로 534pixel                  (19)

With this method, the effects of the time delay in this system are alleviated.


B. The Multistage Medium Vector Method

As mentioned before, the medium vector is the object to be modified. The analysis previously presented indicates that the control of medium vectors is the key to fixing these issues. Therefore, the modified medium voltage vectors, which consist of virtual medium vectors and the original medium vectors, are utilized in this strategy. The proposed novel vector is the multilevel medium vector (MMV), which has a variable magnitude:

그림입니다.
원본 그림의 이름: CLP0000055c0078.bmp
원본 그림의 크기: 가로 1079pixel, 세로 201pixel                            (20)

where 그림입니다.
원본 그림의 이름: CLP0000055c0079.bmp
원본 그림의 크기: 가로 118pixel, 세로 81pixel is the conventional virtual medium vector; 그림입니다.
원본 그림의 이름: CLP0000055c007a.bmp
원본 그림의 크기: 가로 68pixel, 세로 80pixel is the original medium vector; 그림입니다.
원본 그림의 이름: CLP0000055c007b.bmp
원본 그림의 크기: 가로 214pixel, 세로 86pixel is the MMV; 그림입니다.
원본 그림의 이름: CLP0000055c007c.bmp
원본 그림의 크기: 가로 460pixel, 세로 69pixel is the coefficient denoting the proportion of the virtual one in 그림입니다.
원본 그림의 이름: CLP0000055c007d.bmp
원본 그림의 크기: 가로 209pixel, 세로 89pixel; and 그림입니다.
원본 그림의 이름: CLP0000055c007e.bmp
원본 그림의 크기: 가로 147pixel, 세로 60pixel and 그림입니다.
원본 그림의 이름: CLP0000055c007f.bmp
원본 그림의 크기: 가로 69pixel, 세로 62pixel are the dwelling times for 그림입니다.
원본 그림의 이름: CLP0000055c0080.bmp
원본 그림의 크기: 가로 270pixel, 세로 88pixel and 그림입니다.
원본 그림의 이름: CLP0000055c0081.bmp
원본 그림의 크기: 가로 207pixel, 세로 87pixel, respectively.

Since the medium vector is neither the absolutely original medium vector nor the absolutely virtual medium one, it can inject the NP current into the NP node according to the conditions of the system.

Unlike the conventional FCS-MPC, 그림입니다.
원본 그림의 이름: CLP0000055c0082.bmp
원본 그림의 크기: 가로 74pixel, 세로 58pixel is used as an element for an optimal search in this algorithm. Based on the form of the FCS-MPC, 그림입니다.
원본 그림의 이름: CLP0000055c0083.bmp
원본 그림의 크기: 가로 71pixel, 세로 59pixel is transformed to the discrete value 그림입니다.
원본 그림의 이름: CLP0000055c0084.bmp
원본 그림의 크기: 가로 142pixel, 세로 69pixel. It can be concluded from equation (20) that 그림입니다.
원본 그림의 이름: CLP0000055c0085.bmp
원본 그림의 크기: 가로 304pixel, 세로 58pixel. Take the extreme cases into consideration: a) 그림입니다.
원본 그림의 이름: CLP0000055c0086.bmp
원본 그림의 크기: 가로 263pixel, 세로 69pixel, this method is equivalent to the CVV-SVM method; and b) 그림입니다.
원본 그림의 이름: CLP0000055c0089.bmp
원본 그림의 크기: 가로 228pixel, 세로 61pixel, this method is equivalent to the CSVM method. In another words, the value of 그림입니다.
원본 그림의 이름: CLP0000055c008a.bmp
원본 그림의 크기: 가로 125pixel, 세로 62pixel denotes the modulation pattern switch.

Thus, the proposed algorithm can be regarded as an improved virtual vector method. Under the assumption that 그림입니다.
원본 그림의 이름: CLP0000055c008b.bmp
원본 그림의 크기: 가로 79pixel, 세로 61pixel is used to regulate the NPP and 그림입니다.
원본 그림의 이름: CLP000029340001.bmp
원본 그림의 크기: 가로 58pixel, 세로 64pixel is its coefficient, the detailed expression of 그림입니다.
원본 그림의 이름: CLP0000055c008c.bmp
원본 그림의 크기: 가로 56pixel, 세로 50pixel is:

그림입니다.
원본 그림의 이름: CLP0000055c008d.bmp
원본 그림의 크기: 가로 1330pixel, 세로 68pixel       (21)

The sub-sectors in one sector are also re-divided to cooperate with the MMV. Take sector III as an example, the novel sub-sectors are illustrated in Fig. 4. Unlike Fig. 3, the area of each sub-sector is not constant. The dashed lines of the same color make up the boundaries of the new sub-sectors. According to the different values of 그림입니다.
원본 그림의 이름: CLP0000055c008e.bmp
원본 그림의 크기: 가로 123pixel, 세로 58pixel, the area of each sector varies.


그림입니다.
원본 그림의 이름: CLP0000055c0087.bmp
원본 그림의 크기: 가로 1056pixel, 세로 873pixel

Fig. 4. MMV in Sector III.


As can be seen in Fig. 4, one sector consists of four parts. Based on the proposed method, the virtual medium vector and the original one both participate in the synthesis of the reference vector in each sub-sector. The sequence arrangement of the vectors in one sampling period is introduced as follows.

1) Sub-Sector Ss1

Sub-sector Ss1 is a quadrilateral part in Fig. 4.

The detailed steps are shown as follows.

a) The initial value of 그림입니다.
원본 그림의 이름: CLP0000055c008f.bmp
원본 그림의 크기: 가로 126pixel, 세로 58pixel is set to zero. Calculate the time of each vector with equations (6), (12), (13), (15) and (19).

b) Calculate 그림입니다.
원본 그림의 이름: CLP0000055c0090.bmp
원본 그림의 크기: 가로 55pixel, 세로 63pixel in equation (21), and evaluate the result of 그림입니다.
원본 그림의 이름: CLP0000055c0091.bmp
원본 그림의 크기: 가로 56pixel, 세로 50pixel. If 그림입니다.
원본 그림의 이름: CLP0000055c0090.bmp
원본 그림의 크기: 가로 55pixel, 세로 63pixel is suitable for the system, meaning that 그림입니다.
원본 그림의 이름: CLP0000055c0092.bmp
원본 그림의 크기: 가로 375pixel, 세로 68pixel, the value of 그림입니다.
원본 그림의 이름: CLP0000055c008f.bmp
원본 그림의 크기: 가로 126pixel, 세로 58pixel and 그림입니다.
원본 그림의 이름: CLP0000055c0090.bmp
원본 그림의 크기: 가로 55pixel, 세로 63pixel is applied to implement the control.

c) If 그림입니다.
원본 그림의 이름: CLP0000055c0090.bmp
원본 그림의 크기: 가로 55pixel, 세로 63pixel is not suitable for the system, choose the next value of 그림입니다.
원본 그림의 이름: CLP0000055c008f.bmp
원본 그림의 크기: 가로 126pixel, 세로 58pixel. Then repeat step (1) and step (2). Evaluate 그림입니다.
원본 그림의 이름: CLP0000055c0093.bmp
원본 그림의 크기: 가로 54pixel, 세로 44pixel for the new 그림입니다.
원본 그림의 이름: CLP0000055c008f.bmp
원본 그림의 크기: 가로 126pixel, 세로 58pixel and store their values.

d) If the result from step (3) is suitable for the system, apply it to implement the control. If it does not work, repeat step (3). If all of the results are not suitable, select the value of 그림입니다.
원본 그림의 이름: CLP0000055c008f.bmp
원본 그림의 크기: 가로 126pixel, 세로 58pixel which offers the minimum 그림입니다.
원본 그림의 이름: CLP0000055c0093.bmp
원본 그림의 크기: 가로 54pixel, 세로 44pixel.

In this paper, the original medium vector is divided into equivalent proportions, and each part is equal to 1/N (N=1,2,3,4…) of the original one. The regulation of 그림입니다.
원본 그림의 이름: CLP0000055c008f.bmp
원본 그림의 크기: 가로 126pixel, 세로 58pixel is add 1/N to the former value until 그림입니다.
원본 그림의 이름: CLP0000055c0094.bmp
원본 그림의 크기: 가로 231pixel, 세로 57pixel.

Assume that all five vectors are used. The switching sequence is displayed in Fig. 5. Consider the least switching process and symmetric pulses, which are preferred in the modulation [3]. The sequence of the selected voltage vectors is ONN-OON-PON-POO-PPO.


그림입니다.
원본 그림의 이름: CLP0000055c0088.bmp
원본 그림의 크기: 가로 1204pixel, 세로 716pixel

Fig. 5. Vector Sequence of 그림입니다.
원본 그림의 이름: CLP000029345683.bmp
원본 그림의 크기: 가로 55pixel, 세로 59pixel.


2) Sub-Sector Ss2

In this sub-sector, the NP current is the sum of 그림입니다.
원본 그림의 이름: CLP0000055c0095.bmp
원본 그림의 크기: 가로 44pixel, 세로 51pixel and 그림입니다.
원본 그림의 이름: CLP0000055c0096.bmp
원본 그림의 크기: 가로 42pixel, 세로 59pixel. The sequence of the employed voltage vectors is PPO-POO- PON-PNN-ONN.

3) Sub-Sector Ss3

In this sector, the sequence of the employed voltage vectors is PPO-PPN-PON-OON-ONN.

4) Sub-Sector Ss4

In this sector, the sequence of the employed voltage vectors is PPO-PPN-PON-PNN-ONN. Since the medium vector in this sector is the only one that generates the NP current, manipulating the medium vector directly regulates the NPP. In other words, when the MI is high, the MMV method can still adjust the NPP, which exceeds the CVV-SVM method in this regard.

As previously mentioned, the cost function is 그림입니다.
원본 그림의 이름: CLP0000055c0097.bmp
원본 그림의 크기: 가로 359pixel, 세로 68pixel. With a comparison of 그림입니다.
원본 그림의 이름: CLP0000055c0098.bmp
원본 그림의 크기: 가로 111pixel, 세로 64pixel in different 그림입니다.
원본 그림의 이름: CLP0000055c008f.bmp
원본 그림의 크기: 가로 126pixel, 세로 58pixel, the optimal vectors are selected.



Ⅳ. SIMULATION AND EXPERIMENTAL RESULTS


A. Simulation Results

To verify the validity of the proposed algorithm, a simulation model of the system is constructed in MATLAB. Simulation and the experimental results of the proposed algorithm, the CSVM method and the CVV-SVM method are presented in this section. The parameters of the system are displayed in Table II.

In this paper, the MI is defined as follows:

그림입니다.
원본 그림의 이름: CLP0000055c0099.bmp
원본 그림의 크기: 가로 262pixel, 세로 111pixel                              (22)


TABLE II PARAMETERS OF THE SYSTEM

L

6

C1

500

C2

1000

DC Voltage

100

Modulation Index

≤0.9

Switching Frequency

5kHz


where m is the MI, 그림입니다.
원본 그림의 이름: CLP0000055c009a.bmp
원본 그림의 크기: 가로 57pixel, 세로 56pixel is the peak value of the output phase voltage, and 그림입니다.
원본 그림의 이름: CLP0000055c009b.bmp
원본 그림의 크기: 가로 82pixel, 세로 58pixel is the value of the dc voltage.

In this section, the CSVM and the CVV-SVM methods utilize a PI controller to implement the voltage loop and the current loop, while the proposed MMV uses the FCS-MPC algorithm. Fig. 6 illustrates the balancing process of the three methods.


Fig. 6. Simulation results of the balancing process of the three methods. (a) Balancing process of the CSVM. (b) Balancing process of the CVV-SVM. (c) Balancing process of the MMV.

그림입니다.
원본 그림의 이름: image6.emf
원본 그림의 크기: 가로 1292pixel, 세로 624pixel

(a)

 

그림입니다.
원본 그림의 이름: image7.emf
원본 그림의 크기: 가로 1292pixel, 세로 624pixel

(b)

 

그림입니다.
원본 그림의 이름: image8.emf
원본 그림의 크기: 가로 1292pixel, 세로 624pixel

(c)


Considering extreme conditions, the load of the system is purely resistive, 10Ω in each phase. The initial voltage of the upper capacitor 그림입니다.
원본 그림의 이름: CLP0000055c009c.bmp
원본 그림의 크기: 가로 54pixel, 세로 69pixel is 100V, and the voltage of 그림입니다.
원본 그림의 이름: CLP0000055c009d.bmp
원본 그림의 크기: 가로 57pixel, 세로 68pixel is 0V. The NPP regulation starts to work at 0.2s.

As mentioned before, the proposed method can be regarded as a hybrid of the two conventional methods. To distinguish them, the value of 그림입니다.
원본 그림의 이름: CLP0000055c009e.bmp
원본 그림의 크기: 가로 146pixel, 세로 65pixel excludes 0 and 1.

It can be seen from Fig. 6 that without the virtual vector the CSVM needs the least time to finish the regulation of the drifted NPP, while the proposed method needs 0.3s, which is longer than the CSVM method. The CVV-SVM method needs almost 1.1s to finish this process, which is the longest. However, in the steady state, the amplitude of the NPP oscillation in the CSVM method is the largest. In the CVV-SVM and the proposed method, the oscillation of the NPP is eliminated. However, in the steady state, the drifted NPP still exists in the CVV-SVM.


B. Experimental Results

To validate the proposed algorithm, experiments have been implemented on a prototype of a 1KVA three-level NPC converter in lab. Fig. 7 displays the hardware of the control part of the converter.


그림입니다.
원본 그림의 이름: image9.emf
원본 그림의 크기: 가로 4500pixel, 세로 3301pixel

Fig. 7. Experimental platform.


The IGBT is an Infineon FS3L30R07W2H3F, the microcontroller is a TI DSP TMS320C6748 and a Xilinx Spartan 6E. The parameters of the system are the same as those in Table II. The dead time of the IGBT is set to 4그림입니다.
원본 그림의 이름: CLP000029340002.bmp
원본 그림의 크기: 가로 60pixel, 세로 50pixel.

Since the NPP oscillation elimination is the essential target in this paper, only the CVV-SVM and the MMV are compared in these experiments.

Fig. 8 displays the balancing process of the NPP in different modulation indexes.


Fig. 8. Experimental results of the balancing process. (a) Balancing process of the CVV-SVM, m=0.7. (b) Balancing process of the MMV, m=0.7. (c) Balancing process of the CVV-SVM, m=0.9. (d) Balancing process of the MMV, m=0.9.

그림입니다.
원본 그림의 이름: image10.emf
원본 그림의 크기: 가로 1292pixel, 세로 624pixel

(a)

 

그림입니다.
원본 그림의 이름: image11.emf
원본 그림의 크기: 가로 1292pixel, 세로 624pixel

(b)

 

그림입니다.
원본 그림의 이름: image12.emf
원본 그림의 크기: 가로 1292pixel, 세로 624pixel

(c)

 

그림입니다.
원본 그림의 이름: image13.emf
원본 그림의 크기: 가로 1292pixel, 세로 624pixel

(d)


Fig. 8 displays a comparison of the CVV-SVM and the MMV method during the balancing process. As can be seen, although the dc-link capacitors are not identical, both methods can fix the drifted NPP. Moreover, the oscillations of the NPP are eliminated.

Fig. 8(a) and Fig. 8(b) display their transient process when m=0.7. Since the MI is moderate, the small vectors in the CVV-SVM can be used to regulate the NPP. The CVV-SVM method needs 0.15s to fix the drifted NPP and the MMV method needs 0.1s. Moreover, a slight difference between the two capacitors exists in the CVV-SVM.

Accompany by an increase of the MI, the balancing process is prolonged as analysed in Section III. Fig. 8(c) and Fig. 8(d), which show their processes when m=0.9, reveal the same conclusion as the analysis. The CVV-SVM method needs 1.5s to fix the drifted NPP. Moreover, the difference between the two capacitors still exists in the steady state. On the other hand, the MMV method can still regulate the voltage of the capacitors. The time of the balancing process is almost 0.3s. The MMV participates in the regulation of the NPP, and the dynamic performance is improved.

As previously mentioned, the reduced calculation time is another merit of the proposed algorithm when compared with the conventional FCS-MPC. Using the output of a DSP as the indicator reveals the calculation time of the vector selection.

The high-level output state denotes the time that the vector selection lasts. From Fig. 9(a) it can be seen that the vector selection process lasts 124 μs. Meanwhile in Fig. 9(b), the time is 72 μs. Since the optimal vector search is limited in one sector, the time consumption is reduced.


Fig. 9. Vector selection time. (a) Vector selection time for the conventional FCS-MPC. (b) Vector selection time for the MMV.

그림입니다.
원본 그림의 이름: image14.emf
원본 그림의 크기: 가로 1292pixel, 세로 624pixel

(a)

 

그림입니다.
원본 그림의 이름: image15.emf
원본 그림의 크기: 가로 1292pixel, 세로 624pixel

(b)


When m=0.8, the current of phase A and the switching state of 그림입니다.
원본 그림의 이름: CLP0000055c009f.bmp
원본 그림의 크기: 가로 90pixel, 세로 67pixel in the steady state are displayed in Fig. 10.


Fig. 10. Experimental results of current and switching waveform. (a) Current of phase A in the CVV-SVM. (b) Current of phase A in the MMV. (c) Switching waveform of the CVV-SVM. (d) Switching waveform of the MMV.

그림입니다.
원본 그림의 이름: image16.emf
원본 그림의 크기: 가로 1292pixel, 세로 624pixel

(a)

 

그림입니다.
원본 그림의 이름: image17.emf
원본 그림의 크기: 가로 1292pixel, 세로 624pixel

(b)

 

그림입니다.
원본 그림의 이름: image18.emf
원본 그림의 크기: 가로 1292pixel, 세로 624pixel

(c)

 

그림입니다.
원본 그림의 이름: image19.emf
원본 그림의 크기: 가로 1292pixel, 세로 624pixel

(d)


To compare the output current performance of the CVV and the MMV, the phase current of each algorithm shown in Fig. 10 is dealt with a FFT in MATLAB, and the results are shown in Fig. 11.


Fig. 11. FFT of experimental current A. (a) FFT of current A in the CVV. (b) FFT of current A in the MMV.

그림입니다.
원본 그림의 이름: image20.emf
원본 그림의 크기: 가로 1292pixel, 세로 624pixel

(a)

 

그림입니다.
원본 그림의 이름: image21.emf
원본 그림의 크기: 가로 1292pixel, 세로 624pixel

(b)


It can be seen from Fig. 11 that the THD of the CVV-SVM is 1.38%, and the THD of the MMV is 1.94%. In addition, both of them are far less than 5%. The proposed method does not significantly increase the THD of the output current.



Ⅴ. CONCLUSION

This paper proposes a multistage medium vector method that combines the FCS-MPC to resolve the NPP oscillation and the drifted NPP of 3L-NPC inverters. The proposed algorithm provides adjustable magnitude medium voltage vectors. To cooperate with the novel vector, re-divisions of the sub-sectors and the arrangements of the voltage vectors are provided.

Simulation and experimental results verify that in addition to the mitigation of the NPP oscillation, the ability to fix the drifted NPP in the proposed algorithm is less sensitive to the modulation index. This reduces the size of the system and improves the reliability of three-level NPC converters.



REFERENCES

[1] G. I. Orfanoudakis, M. A. Yuratich, and S. M. Sharkh, “Nearest-vector modulation strategies with minimum amplitude of low-frequency neutral-point voltage oscillations for the neutral-point-clamped converter,” IEEE Trans. Power Electron., Vol. 28, No. 10, pp. 4485-4499, Oct. 2013.

[2] R. Raushan, B. Mahato, and K. C. Jana, “Comprehensive analysis of a novel three-phase multilevel inverter with minimum number of switches,” IET Power Electron., Vol. 9, No. 8, pp. 1600-1607, Jun. 2016.

[3] M. Ke and F. Blaabjerg, “Modulation methods for three-level neutral-point-clamped inverter achieving stress redistribution under moderate modulation index,” IEEE Trans. Power Electron., Vol. 31, No. 1, pp. 5-10, Jan. 2016.

[4] J. Lyu, W. Hu, F. Wu, K. Yao, and J. Wu, “Variable modulation offset SPWM control to balance the neutral-point voltage for three-level inverters,” IEEE Trans. Power Electron., Vol. 30, No. 12, pp. 7181-7192, Dec. 2015.

[5] U.-M. Choi, F. Blaabjerg, and K.-B. Lee, “Method to Minimize the Low-Frequency Neutral-Point Voltage oscillations with time-offset injection for neutral-point- clamped inverters,” IEEE Trans. Ind. Appl., Vol. 51, No. 2, pp. 1678-1691, Mar./Apr. 2015.

[6] I. Lopez, S. Ceballos, J. Pou, J. Zaragoza, J. Andreu, I. Kortabarria, and V. G. Agelidis “Modulation strategy for multiphase neutral-point-clamped converters,” IEEE Trans. Power Electron., Vol. 31, No. 2, pp. 928-941, Feb. 2016.

[7] J. Lee and K. Lee, “Time-offset injection method for neutral-point AC ripple voltage reduction in a three-level inverter,” IEEE Trans. Power Electron., Vol. 31, No. 3, pp. 1931-1941, Mar. 2016.

[8] C. Wang and Y. Li, “Analysis and calculation of zero- sequence voltage considering neutral-point potential balancing in three-level NPC converters,” IEEE Trans. Ind. Electron., Vol. 57, No. 7, pp. 2262-2271, Jul. 2010.

[9] W. D. Jiang, S. W. Du, L. C. Chang, Y. Zhang, and Q. Zhao, “Hybrid PWM strategy of SVPWM and VSVPWM for NPC three-level voltage-source inverter,” IEEE Trans. Power Electron., Vol. 25, No. 10, pp. 2607-2619, Oct. 2010.

[10] J. Pou, J. Zaragoza, S. Ceballos, M. Saeedifard, and D. Boroyevich, “A carrier-based PWM strategy with zero- sequence voltage injection for a three-level neutral-point- clamped converter,” IEEE Trans. Power Electron., Vol. 27, No. 2, pp. 642-651, Feb. 2012.

[11] R. Maheshwari, S. Munk-Nielsen, and S. Busquets-Monge, “Design of neutral-point voltage controller of a three-level NPC inverter with small DC-link capacitors,” IEEE Trans. Ind. Electron., Vol. 60, No. 5, pp. 1861-1871, May 2013.

[12] A. A. M. Bento, K. V. D. d. Almeida, J. A. R. M. Oliveira, E. R. C. d. Silva, and C. B. Jacobina, “A high power factor three-phase three-level rectifier,” in 2007 IEEE Power Electronics Specialists Conference, pp. 3040-3045, Jun. 2007.

[13] J. Zaragoza, J. Pou, S. Ceballos, E. Robles, C. Jaen, and M. Corbalan, “Voltage-balance compensator for a carrier- based modulation in the neutral-point-clamped converter,” IEEE Trans. Ind. Electron., Vol. 56, No. 2, pp. 305-314, Feb. 2009.

[14] S. Wensheng, F. Xiaoyun, and K. M. Smedley, “A carrier- based PWM strategy with the offset voltage injection for single-phase three-level neutral-point-clamped converters,” IEEE Trans. Power Electron., Vol. 28, No. 3, pp. 1083-1095, Mar. 2013.

[15] H. Akagi and T. Hatada, “Voltage balancing control for a three-level diode-clamped converter in a medium-voltage transformerless hybrid active filter,” IEEE Trans. Power Electron., Vol. 24, No. 3, pp. 571-579, Mar. 2009.

[16] U.-M. Choi, J.-S. Lee, and K.-B. Lee, “New modulation strategy to balance the neutral-point voltage for three-level neutral-clamped inverter systems,” IEEE Trans. Energy Convers., Vol. 29, No. 1, pp. 91-100, Mar. 2014.

[17] A. Bendre, S. Krstic, J. Vander Meer, and G. Venkataramanan, “Comparative evaluation of modulation algorithms for neutral-point-clamped converters,” IEEE Trans. Ind. Appl., Vol. 41, No. 2, pp. 634-643, Mar./Apr. 2005.

[18] S. Jie, S. Schroder, B. Duro, and R. Roesner, “A neutral- point balancing controller for a three-level inverter with full power-factor range and low distortion,” IEEE Trans. Ind. Appl., Vol. 49, No. 1, pp. 138-148, Jan./Feb. 2013.

[19] P. Chaturvedi, S. Jain, and P. Agarwal, “Carrier-based neutral point potential regulator with reduced switching losses for three-level diode-clamped inverter,” IEEE Trans. Ind. Electron., Vol. 61, No. 2, pp. 613-624, Jan./Feb. 2014.

[20] S. Busquets-Monge, J. Bordonau, D. Boroyevich, and S. Somavilla, “The nearest three virtual space vector PWM - a modulation for the comprehensive neutral-point balancing in the three-level NPC inverter,” IEEE Power Electron. Lett., Vol. 2, No. 1, pp. 11-15, Mar. 2004.

[21] C. Xia, H. Shao, Y. Zhang, and X. He, “Adjustable proportional hybrid SVPWM strategy for neutral-point- clamped three-level inverters,” IEEE Trans. Ind. Electron., Vol. 60, No. 10, pp. 4234-4242, Oct. 2013.

[22] S. Calligaro, F. Pasut, R. Petrella, and A. Pevere, “Modulation techniques for three-phase three-level NPC inverters: A review and a novel solution for switching losses reduction and optimal neutral-point balancing in photovoltaic applications,” in Applied Power Electronics Conference and Exposition (APEC), 2013 Twenty-Eighth Annual IEEE, pp. 2997-3004, May 2013.

[23] M. Narimani, B. Wu, V. Yaramasu, and N. Reza Zargari, “Finite control-set model predictive control (FCS-MPC) of nested neutral point-clamped (NNPC) converter,” IEEE Trans. Power Electron., Vol. 30, No. 12, pp. 7262-7269, Jan. 2015.

[24] D.-K. Choi and K.-B. Lee, “Dynamic performance improvement of AC/DC converter using model predictive direct power control with finite control set,” IEEE Trans. Ind. Electron., Vol. 62, No. 2, pp. 757-767, Feb. 2015.

[25] V. Yaramasu, M. Rivera, M. Narimani, W. Bin, and J. Rodriguez, “Model predictive approach for a simple and effective load voltage control of four-leg inverter with an output LC filter,” IEEE Trans. Ind. Electron., Vol. 61, No. 10, pp. 5259-5270, Oct. 2014.

[26] P. Karamanakos, T. Geyer, N. Oikonomou, F. D. Kieferndorf, and S. Manias, “Direct model predictive control: A review of strategies that achieve long prediction intervals for power electronics,” IEEE Ind. Electron. Mag., Vol. 8, No. 1, pp. 32-43, Mar. 2014.

[27] Z. Song, C. Xia and T. Liu, “Predictive current control of three-phase grid-connected converters with constant switching frequency for wind energy systems,” IEEE Trans. Ind. Electron., Vol. 60, No. 6, pp. 2451-2464, Jun. 2013.

[28] S. Kwak and J.-C. Park, “Switching strategy based on model predictive control of VSI to obtain high efficiency and balanced loss distribution,” IEEE Trans. Power Electron., Vol. 29, No. 9, pp. 4551-4567, Sep. 2014.

[29] R. O. Ramirez, J. R. Espinoza, F. Villarroel, E. Maurelia, and M. E. Reyes, “A novel hybrid finite control set model predictive control scheme with reduced switching,” IEEE Trans. Ind. Electron., Vol. 61, No. 11, pp. 5912-5920, Nov. 2014.

[30] S. Vazquez, A. Marquez, R. Aguilera, D. Quevedo, J. I. Leon, and L. G. Franquelo, “Predictive optimal switching sequence direct power control for grid-connected power converters,” IEEE Trans. Ind. Electron., Vol. 62, No. 4, pp. 2010-2020, Apr. 2015.

[31] A. Calle-Prado, S. Alepuz, J. Bordonau, J. Nicolas- Apruzzese, P. Cortes, and J. Rodriguez, “Model predictive current control of grid-connected neutral-point-clamped converters to meet low-voltage ride-through requirements,” IEEE Trans. Ind. Electron., Vol. 62, No. 3, pp. 1503-1514, Mar. 2015.

[32] A. Nabae, I. Takahashi, and H. Akagi, “A new neutral- point-clamped PWM inverter,” IEEE Trans. Ind. Appl., Vol. IA-17, No. 5, pp. 518-523, Sep. 1981.

[33] J. Pou, R. Pindado, D. Boroyevich, and P. Rodriguez, “Evaluation of the low-frequency neutral-point voltage oscillations in the three-level inverter,” IEEE Trans. Ind. Electron., Vol. 52, No. 6, pp. 1582-1588, Dec. 2005.

[34] H. Fang, Z. Zhang, X. Feng, and R. Kennel, “Ripple- reduced model predictive direct power control for active front-end power converters with extended switching vectors and time-optimised control,” IET Power Electron., Vol. 9, No. 9, pp. 1914-1923, Jul. 2016.

[35] S. Aurtenechea, M. A. Rodriguez, E. Oyarbide, and J. R. Torrealday, “Predictive direct power control – A new control strategy for DC/AC converters,” in IECON 2006 - 32nd Annual Conference on IEEE Industrial Electronics, pp. 1661-1666, Nov. 2006.

[36] S. Kwak and S. Mun, “Common-mode voltage mitigation with a predictive control method considering dead time effects of three-phase voltage source inverters,” IET Power Electron., Vol. 8, No. 9, pp. 1690-1700, Sep. 2015.

[37] L. Tarisciotti, P. Zanchetta, A. Watson, J. C. Clare, M. Degano, and S. Bifaretti, “Modulated model predictive control for a three-phase active rectifier,” IEEE Trans. Ind. Appl., Vol. 51, No. 2, pp. 1610-1620, Mar. 2015.



그림입니다.
원본 그림의 이름: image23.jpeg
원본 그림의 크기: 가로 190pixel, 세로 225pixel

Yuan Yao was born in Liaoning province, China, in 1990. He received his B.S. and M.S. degrees in Electrical Engineering from Dalian Maritime University, Dalian, China, in 2012 and 2014, respectively. He is presently working towards his Ph.D. degree in Power Electronics and Power Drives from the School of Electric Power, South China University of Technology, Guangzhou, China. His current research interests include pulse width modulation converter/ inverter systems, multilevel conversion and ac power conversion applied to renewable energy systems.


그림입니다.
원본 그림의 이름: image24.jpeg
원본 그림의 크기: 가로 177pixel, 세로 220pixel
사진 찍은 날짜: 2016년 12월 09일 오후 3:45

Longyun Kang was born in Jilin, China, in 1961. He received his B.S. degree in Physics from Yanbian University, Yanji, China, in 1982; and his M.S. and Ph.D. degrees in Electrical Engineering from the Department of Engineering of Kyoto University, Kyoto, Japan, in 1996 and 1999, respectively. From 1999 to 2001, he was a Researcher in the Department of Engineering, Tokyo Institute of Technology, Tokyo, Japan. From 2001 to 2006, he was an Associate Professor in the Institute of Mechanical Engineering, Xi’an Jiaotong University, Xi’an, China. Since 2006, he has been with the School of Electric Power, South China University of Technology, Guangzhou, China, where he is presently working as a Professor. He supervises six Ph.D. students and serves as a Director of the Guangdong Key Laboratory of Clean Energy Technology. His current research interests include renewable energy and electric vehicles, including wind energy, solar energy conversion, hybrid energy systems, and hybrid-drive technology of electric vehicles.


그림입니다.
원본 그림의 이름: image22.jpeg
원본 그림의 크기: 가로 231pixel, 세로 275pixel

Zhi Zhang was born in Hunan province, China. He received his B.S. degree in Automation from Xiangtan University, Xiangtan, China, in 2003; his M.S. degree in Power Electronics and Power Drives from Guangxi University, Nanning, China, in 2007; and his Ph.D. degree in Power Electronics and Power Drives from the South China University of Technology, Guangzhou, China, in 2010. He is presently working as a Senior Engineer in the Department of Electrical Engineering, Dongguan University of Technology, Dongguan, China. His current research interests include power electronics, electrical machines, new renewable energy, and UPS systems.