사각형입니다.

https://doi.org/10.6113/JPE.2019.19.1.316

ISSN(Print): 1598-2092 / ISSN(Online): 2093-4718



Key Technologies of Supercapacitor Energy Storage System of IP Transmitter


Zhihui Zeng, Xiaowei Wang*, Yanfang Wei*, Zhiguo Hu*, Yangxiao Yu*, and Zhigang Zhang**


†,*School of Electrical Engineering and Automation, Henan Polytechnic University, Jiaozuo, China

**College of Information Technology, Jiaozuo University, Jiaozuo, China



ABSTRACT

A practical application of a supercapacitor energy storage system in a polarization instrument is proposed on the basis of the energy storage requirements of an induced polarization (IP) transmitter for geophysical exploration. We focused on the energy storage system of a supercapacitor, the topology of the power converter, and the system control strategy as key technologies, and we performed theoretical research and experimental tests on the system and developed an experimental platform. The experiments validated the theoretical research on the key technologies of the supercapacitor energy storage system and demonstrated the effectiveness of the innovation. Results showed that the storage system is efficient and satisfies the energy storage needs of the IP transmitter.


Key words: Efficient, Key technology, Polarization apparatus, Storage system, Supercapacitor


Manuscript received Feb. 8, 2018; accepted Sep. 28, 2018

Recommended for publication by Associate Editor Se-Kyo Chung.

Corresponding Author: zzhh@hpu.edu.cn Tel: +86-186-0391-7375, Henan Polytechnic University

*School of Electrical Eng. and Autom., Henan Polytechnic Univ., China

**College of Information Technology, Jiaozuo University, China



Ⅰ. INTRODUCTION

The time-domain induced polarization (IP) method is a traditional geophysical prospecting technique that is widely used in metal detection. The IP instrument used for metal exploration comprises a transmitter, which plays an important role, and a receiver. The reliability and stability of the transmitted signal directly determine the performance of the instrument. The stronger the electric field produced by the transmitter, the higher the accuracy, reliability, and signal- to-noise ratio of the polarizability signal. In a time-domain IP instrument, the transmitter (IP transmitter) technology operates in a working cycle during only half of which the system operates with a load. Consequently, the speed of the field transmitter and the power supply voltage are unstable, and electric energy is wasted during the no-load period.

In this context, a supercapacitor energy storage system that stores the energy produced by generators when the transmitter does not operate and releases the stored energy when the transmitter operates is proposed for stabilizing generators’ power supply; saving energy; and reducing generators’ rated power, volume, and weight. Given that this type of equipment is commonly used in field operations, the equipment requirements are stringent, and supercapacitors’ energy storage systems are designed for high efficiency, high reliability, high power density, high stability, and fast response.

The efficiency, weight, volume, and cost of present supercapacitor energy storage systems determine system development and application. A large-capacity and high- density electric energy storage method and advanced control technology will considerably reduce the volume and weight of systems and reduce the cost of energy storage. With a solution to the problem of energy conversion and guaranteed rapid and efficient conversion, the performance and efficiency of the energy storage systems are substantially improved. By improving the energy storage method and ensuring fast and efficient charging and discharging cycles, the proposed energy storage system for IP transmitter systems becomes suitable for practical applications.

In this study, we propose a supercapacitor energy storage system for practical applications of a polarization instrument (IP transmitter). We establish a simplified model of the supercapacitor and design an improved cascaded bi-directional buck/boost-LLC DC/DC converter topological structure that considerably reduces system loss and improves the conversion efficiency of the power converter. We propose a sliding mode control strategy for the supercapacitor storage system that is based on the cascaded bi-directional buck/boost-LLC DC/DC converters, which ensure that the DC energy storage unit of the supercapacitor is safe and stable and operates quickly in a large working range. A prototype of the supercapacitor energy storage system with a power of 10 kW in the IP transmitter is developed, and related experiments are conducted.



Ⅱ. SYSTEM TOPOLOGICAL ANALYSIS

On the basis of the technical requirements of the energy storage system of an IP transmitter, the power converter of the supercapacitor energy storage system must meet the requirements of the precise regulations for output voltage, variations in the terminal voltage range after charging and discharging of the supercapacitor group, and high efficiency and high-power density during bi-directional flow. For this purpose, we select the bi-directional buck/boost-LLC DC/DC converter with a low-voltage side boost + LLC topology structure as the power converter of the supercapacitor energy storage system. The main circuit topology of the system is shown in Fig. 1.


그림입니다.
원본 그림의 이름: CLP000017f415af.bmp
원본 그림의 크기: 가로 1555pixel, 세로 726pixel

Fig. 1. Main circuit topology of the supercapacitor energy storage system.


The supercapacitor group represents the energy storage unit of the system, and a simplified equivalent model is used for completing the charging and discharging functions. A bi-directional power converter, that is, cascade bi-directional buck/boost-LLC DC/DC converter, is connected to the supercapacitor group. The buck/boost DC/DC converter is used for the non-isolated level of the converter, and the bi-directional full-bridge LLC DC/DC converter is used for the isolated level of the converter. The non-isolated stage converter has a high working efficiency and few switching devices and performs voltage regulation; the isolated stage converter operates at an optimal state of efficiency under the voltage regulation of the former stage converter. The low-voltage side of the buck/boost level converter in the system is part of the supercapacitor energy storage unit. The high-voltage side is connected to the low-voltage side of the LLC level converter, which provides a stable DC bus voltage for the LLC level converter. With the combination of the topologies of the bi-directional full-bridge DC/DC converter and the LLC resonant converter, a new type of bi-directional full-bridge LLC DC/DC converter is developed; its low- and high-voltage sides are connected to the output terminal of the buck/boost level converter and an external load, respectively. Soft switching is achieved for the full load range of the system’s power converter, which reduces the circuit switching loss and improves the operating efficiency and the power density of the converter. The power converter topology (Fig. 1) shows that the main losses of the low-voltage side cascade boost+LLC converter are the insulated-gate bipolar transistor (IGBT) losses of the two-stage converter, the energy storage inductance, the resonant inductance, and the transformer.

A thermal simulation of the main components of the cascaded boost+LLC converter used in the low-voltage side of the system is conducted for obtaining the loss of the main switching devices (IGBT) of the converter. The software SolidWorks is used for simulating the structure of the IGBT device in the system topology, and the thermal simulation model of the device is shown in Fig. 2. The finite element analysis software ANSYS Icepak is used for simulating the main switching devices, and the results showing the temperature increases are depicted in Fig. 3. The thermal simulation results show that the main switching temperature is near 33 °C.


그림입니다.
원본 그림의 이름: image2.png
원본 그림의 크기: 가로 247pixel, 세로 170pixel

Fig. 2. Simulation model.


그림입니다.
원본 그림의 이름: image3.png
원본 그림의 크기: 가로 258pixel, 세로 170pixel

Fig. 3. Temperature curve of the main switching tube.


The theoretical calculations show that the efficiency of the low-voltage side cascaded boost converter is 97.02% at a power level of 10 kW, and the thermal simulation results show that the main switching temperature is near 33 °C and is in a state of low heat loss. The topological structure does not only satisfy the system’s energy storage requirements but also effectively improves the energy efficiency of the storage system. Therefore, we use the cascaded bi-directional buck/ boost-LLC DC/DC converter topology structure in this study for the supercapacitor energy storage system.



Ⅲ. SYSTEM CONTROL STRATEGY

A sliding mode control strategy is proposed for controlling the bi-directional DC/DC power converter of the energy storage system, achieving flexibility during energy charging and discharging, improving the soft characteristics of the terminal voltage of the supercapacitor, and ensuring that the DC energy storage unit of the supercapacitor is safe and stable and operates quickly in a wide working range.

The sliding mode control strategy presented in this paper is applied to the design of the sliding mode trajectory in the dynamic process of the switching converter for the best dynamic characteristics to be determined. Thus, a state space average linearized small signal equivalent model does not need to be established. In addition, the disturbance mode of the external large-signal disturbance is completely self-adaptive and robust. In this study, a sliding mode controller is designed for the bi-directional power flow.


A. Analysis of the System Control Strategy of the Boost Working Mode

The objectives are to maintain the stability of the bus voltage and ensure the lowest voltage of the supercapacitor energy storage unit when the power of the supercapacitor energy system is in a forward flow mode, the non-isolated buck/boost DC/DC converter operates in the boost mode, and the supercapacitor is in the discharge state, as shown in Fig. 1. When the boost converter operates in a continuous conduction mode, the duty ratio to output voltage transfer function has a right-half-plane zero (RHPZ), which usually leads to the dynamic hysteresis of the control system, especially when the voltage mode control is used. The existence of RHPZ increases the complexity of the design of the controller and substantially limits the broadband of the voltage mode controller compensation network. Therefore, for achieving a fast, dynamic response for this type of converter system, the current-mode control is usually used; however, it is not suitable for a converter in a very-large-scale operating state because of the disadvantages of excessive overshoot and long adjustment time. For converters in boost working state, a sliding mode controller is designed with use of the fixed- frequency sliding mode current control proposed in this study. The controller uses the output voltage error and the inductor current error as control state variables and the output voltage error to adjust the output voltage accurately. Meanwhile, the inductance current is near the reference value that is based on the error of the inductor current. The sliding mode controller is implemented in a fixed-frequency sliding mode control, which results in a faster dynamic response for the constant- frequency sliding mode current control of the boost controller than the conventional current-mode and maintains stability under a wide range of operating conditions. With the system working in a wide range of changes, the adjustment time and the contrast between the voltage overshoot and the conventional current-mode are very small, which effectively solves the problems that occur in the conventional current-mode control.


1) System Modeling of Boost Working Mode

The system produces an instant reference inductor current 그림입니다.
원본 그림의 이름: 캡처.PNG
원본 그림의 크기: 가로 44pixel, 세로 45pixel using the same amplified output voltage error as that of the conventional pulse-width modulation (PWM) current- mode control.

그림입니다.
원본 그림의 이름: 캡처.PNG
원본 그림의 크기: 가로 342pixel, 세로 54pixel            (1)

where 그림입니다.
원본 그림의 이름: 캡처.PNG
원본 그림의 크기: 가로 77pixel, 세로 72pixel and 그림입니다.
원본 그림의 이름: 캡처01.PNG
원본 그림의 크기: 가로 65pixel, 세로 57pixel are the output voltage reference and instantaneous values, respectively; 그림입니다.
원본 그림의 이름: CLP000014fc0a6b.bmp
원본 그림의 크기: 가로 33pixel, 세로 39pixel is the feedback network ratio; and K is the voltage error amplification gain.

For the boost converter with a sliding mode current control, control variable x is expressed as

그림입니다.
원본 그림의 이름: 캡처.PNG
원본 그림의 크기: 가로 586pixel, 세로 414pixel       (2)

where 그림입니다.
원본 그림의 이름: 캡처.PNG
원본 그림의 크기: 가로 145pixel, 세로 42pixel are the current error, voltage error, and the error integral of the current and voltage, respectively.

The state equation of the small-signal model of the converter working in boost mode is

그림입니다.
원본 그림의 이름: 캡처.PNG
원본 그림의 크기: 가로 410pixel, 세로 246pixel             (3)

where 그림입니다.
원본 그림의 이름: 캡처01.PNG
원본 그림의 크기: 가로 141pixel, 세로 50pixel and d is the drive signal duty cycle of the switch tube (S2).

According to the equivalent control method, if we regard the converter’s output terminal load as a resistive load, then the dynamic model of the system is described as

그림입니다.
원본 그림의 이름: CLP000014fc0001.bmp
원본 그림의 크기: 가로 617pixel, 세로 341pixel        (4)

By substitution of the expression 그림입니다.
원본 그림의 이름: 캡처.PNG
원본 그림의 크기: 가로 186pixel, 세로 52pixel and Eqs. (2) and (3) into Eq. (4), we obtain

그림입니다.
원본 그림의 이름: CLP000014fc0002.bmp
원본 그림의 크기: 가로 738pixel, 세로 328pixel  (5)

Therefore, the state-space equation of the boost converter can be obtained as

그림입니다.
원본 그림의 이름: CLP000014fc0003.bmp
원본 그림의 크기: 가로 256pixel, 세로 48pixel                 (6)

그림입니다.
원본 그림의 이름: CLP000014fc0004.bmp
원본 그림의 크기: 가로 791pixel, 세로 279pixel


2) Design of the Sliding Mode Controller of the Boost Working Mode

The sliding mode control law of the controller is expressed by the switching function

그림입니다.
원본 그림의 이름: image18.png
원본 그림의 크기: 가로 1451pixel, 세로 601pixel          (7)

S is the instant state trajectory and expressed as

그림입니다.
원본 그림의 이름: CLP000014fc0005.bmp
원본 그림의 크기: 가로 477pixel, 세로 72pixel          (8)

그림입니다.
원본 그림의 이름: CLP000014fc0006.bmp
원본 그림의 크기: 가로 430pixel, 세로 67pixel is the sliding coefficient. To ensure the existence of the sliding mode, the following conditions are required:

그림입니다.
원본 그림의 이름: CLP000014fc0007.bmp
원본 그림의 크기: 가로 151pixel, 세로 49pixel                (9)

Using Eq. (8) in Eq. (9), we obtain

그림입니다.
원본 그림의 이름: CLP000014fc0008.bmp
원본 그림의 크기: 가로 421pixel, 세로 120pixel     (10)

Make 그림입니다.
원본 그림의 이름: CLP000014fc0009.bmp
원본 그림의 크기: 가로 334pixel, 세로 42pixelto obtain the equivalent control function

그림입니다.
원본 그림의 이름: CLP000014fc000a.bmp
원본 그림의 크기: 가로 461pixel, 세로 84pixel   (11)

그림입니다.
원본 그림의 이름: CLP000014fc000b.bmp
원본 그림의 크기: 가로 473pixel, 세로 66pixel Make 그림입니다.
원본 그림의 이름: CLP000014fc000c.bmp
원본 그림의 크기: 가로 88pixel, 세로 40pixel to obtain the expression of the control signal and the slope signal.

그림입니다.
원본 그림의 이름: CLP000014fc000d.bmp
원본 그림의 크기: 가로 473pixel, 세로 99pixel  (12)

그림입니다.
원본 그림의 이름: CLP000014fc000e.bmp
원본 그림의 크기: 가로 32pixel, 세로 34pixel is designed using Eq. (11), where 그림입니다.
원본 그림의 이름: CLP000014fc000f.bmp
원본 그림의 크기: 가로 97pixel, 세로 37pixel, for reducing the value of the equation and meeting the voltage level requirements in the circuit implementation. To ensure that the duty radio produced by the controller is always less than 1, the control signal modulated by the system and the pulse signal generated by the pulse generator are usually multiplied. The control principle diagram of the converter when 그림입니다.
원본 그림의 이름: CLP000014fc0010.bmp
원본 그림의 크기: 가로 69pixel, 세로 32pixel is shown in Fig. 4.


그림입니다.
원본 그림의 이름: CLP000014fc0013.bmp
원본 그림의 크기: 가로 553pixel, 세로 419pixel

Fig. 4. Schematic of the sliding mode current controller of the boost mode.


B. Analysis of the System Control Strategy of the Buck Working Mode

When the system power flows in the opposite direction of the supercapacitor energy storage system, the supercapacitors are in the charge state, and the non-isolated buck/boost DC/DC converter operates in buck mode. The control targets in this mode are such that the voltage at both ends of the supercapacitor reaches a predetermined value and the terminal voltage remains stable. In this study, the PWM sliding mode voltage control method is used for designing the sliding mode controller of the buck state of the converter. The controller uses a proportion-integration-differentiation (PID) synovial voltage control for the sliding mode controller. During the controller’s design, the voltage error integral term is added, which effectively reduces the steady-state error of the actual sliding mode control; the equivalent control method is used to control the control signal 그림입니다.
원본 그림의 이름: CLP000014fc0015.bmp
원본 그림의 크기: 가로 32pixel, 세로 29pixel in the sliding mode control and the duty radio signal “d” of the PWM controller, thereby achieving fixed-frequency sliding mode control.


1) System Modeling of the Buck Working Mode

For the PID sliding mode voltage controller (SMVC) buck converter, control variable x is expressed as

그림입니다.
원본 그림의 이름: CLP000014fc0016.bmp
원본 그림의 크기: 가로 326pixel, 세로 178pixel            (13)

where 그림입니다.
원본 그림의 이름: 캡처.PNG
원본 그림의 크기: 가로 145pixel, 세로 42pixel are the voltage error, voltage dynamic error, and voltage error integral, respectively. The state equation of the buck converter for the small-signal modeling is

그림입니다.
원본 그림의 이름: CLP000014fc0017.bmp
원본 그림의 크기: 가로 182pixel, 세로 109pixel             (14)

According to the equivalent control method, we set 그림입니다.
원본 그림의 이름: CLP00000ba4469d.bmp
원본 그림의 크기: 가로 214pixel, 세로 82pixel ; therefore, the equivalent model of the supercapacitor is equivalent to a resistive load. The expression of control variable x can be described by Eq. (15).

그림입니다.
원본 그림의 이름: CLP000014fc0018.bmp
원본 그림의 크기: 가로 310pixel, 세로 130pixel      (15)

Therefore, the state-space equation of the buck converter is

그림입니다.
원본 그림의 이름: CLP000014fc0019.bmp
원본 그림의 크기: 가로 135pixel, 세로 44pixel                (16)

그림입니다.
원본 그림의 이름: CLP000014fc001a.bmp
원본 그림의 크기: 가로 372pixel, 세로 101pixel


2) Design of the Sliding Mode Controller of the Buck Working Mode

By substituting the rate control function in Eq. (8) into Eq. (10), we obtain the following:

a):그림입니다.
원본 그림의 이름: CLP000014fc001b.bmp
원본 그림의 크기: 가로 105pixel, 세로 30pixel

그림입니다.
원본 그림의 이름: CLP000014fc001c.bmp
원본 그림의 크기: 가로 337pixel, 세로 52pixel   (17)

b) : 그림입니다.
원본 그림의 이름: CLP000014fc001e.bmp
원본 그림의 크기: 가로 118pixel, 세로 38pixel

그림입니다.
원본 그림의 이름: CLP000014fc001f.bmp
원본 그림의 크기: 가로 350pixel, 세로 60pixel    (18)

By simplifying Eqs. (17) and (18), we obtain

그림입니다.
원본 그림의 이름: CLP000014fc0020.bmp
원본 그림의 크기: 가로 332pixel, 세로 58pixel   (19)

According to the invariance condition of the sliding mode control, the equivalent control signal 그림입니다.
원본 그림의 이름: CLP000014fc0015.bmp
원본 그림의 크기: 가로 32pixel, 세로 29pixel is set to 그림입니다.
원본 그림의 이름: CLP000014fc0021.bmp
원본 그림의 크기: 가로 40pixel, 세로 23pixel, which results in 그림입니다.
원본 그림의 이름: CLP000014fc0022.bmp
원본 그림의 크기: 가로 204pixel, 세로 32pixel.

The equivalent control function is

그림입니다.
원본 그림의 이름: CLP000014fc0023.bmp
원본 그림의 크기: 가로 515pixel, 세로 141pixel     (20)

We require 그림입니다.
원본 그림의 이름: CLP000014fc0015.bmp
원본 그림의 크기: 가로 32pixel, 세로 29pixel to meet 그림입니다.
원본 그림의 이름: CLP000014fc0024.bmp
원본 그림의 크기: 가로 100pixel, 세로 33pixel, according to Eq. (20).

그림입니다.
원본 그림의 이름: CLP000014fc0026.bmp
원본 그림의 크기: 가로 463pixel, 세로 74pixel      (21)

그림입니다.
원본 그림의 이름: CLP000014fc0027.bmp
원본 그림의 크기: 가로 450pixel, 세로 57pixel      (22)

By transforming Eq. (33) to duty cycle “d”, 그림입니다.
원본 그림의 이름: CLP000014fc0028.bmp
원본 그림의 크기: 가로 136pixel, 세로 71pixel, we obtain

그림입니다.
원본 그림의 이름: CLP000014fc0029.bmp
원본 그림의 크기: 가로 438pixel, 세로 66pixel   (23)

그림입니다.
원본 그림의 이름: CLP000014fc002a.bmp
원본 그림의 크기: 가로 159pixel, 세로 57pixel                (24)

According to Eqs. (23) and (24), the basic design of the PWM sliding mode controller can be achieved. Set 그림입니다.
원본 그림의 이름: CLP000014fc002b.bmp
원본 그림의 크기: 가로 330pixel, 세로 64pixel and Eq. (24) to

그림입니다.
원본 그림의 이름: CLP000014fc002c.bmp
원본 그림의 크기: 가로 347pixel, 세로 53pixel        (25)

Equation (25) is the control signal of the sliding mode controller; therefore, we can obtain the sliding mode controller of the buck converter. The control schematic is shown in Fig. 5.


그림입니다.
원본 그림의 이름: CLP00001e5023e9.bmp
원본 그림의 크기: 가로 1168pixel, 세로 804pixel

Fig. 5. Schematic of the PWM of the PID SMVC buck converter.


C. Analysis of the System Control Strategy of the Full-Bridge Bi-Directional LLC DC/DC Converter

In this study, we analyze the full-bridge bi-directional LLC DC/DC converter sliding mode controller and propose a discrete pulse frequency modulation mode. The converter only works for the discrete switching frequency points 그림입니다.
원본 그림의 이름: CLP000014fc002f.bmp
원본 그림의 크기: 가로 41pixel, 세로 35pixel and 그림입니다.
원본 그림의 이름: CLP000014fc0030.bmp
원본 그림의 크기: 가로 44pixel, 세로 31pixel. The sliding mode control signal that corresponds to the two specific discrete switching frequencies, its frequency, and its sliding mode control signal is defined as follows:

그림입니다.
원본 그림의 이름: CLP000014fc0031.bmp
원본 그림의 크기: 가로 276pixel, 세로 47pixel          (26)

그림입니다.
원본 그림의 이름: CLP000014fc0032.bmp
원본 그림의 크기: 가로 85pixel, 세로 79pixel                    (27)

A block diagram of the full-bridge bi-directional LLC DC/DC converter operating in the forward direction with the sliding mode control system is shown in Fig. 6. The control system uses the converter output voltage and the output filter capacitor current feedback as the system state variables. A sliding mode control signal 그림입니다.
원본 그림의 이름: CLP000014fc0033.bmp
원본 그림의 크기: 가로 18pixel, 세로 24pixel is generated by the hysteresis comparator and subsequently passes through optical coupling to the primary drive signal selector, and we select the system’s fixed operating frequency, 그림입니다.
원본 그림의 이름: CLP000014fc002f.bmp
원본 그림의 크기: 가로 41pixel, 세로 35pixel or 그림입니다.
원본 그림의 이름: CLP000014fc0030.bmp
원본 그림의 크기: 가로 44pixel, 세로 31pixel, for the converter to operate at a specific discrete switching frequency. Finally, the drive circuit of the full-bridge switch device is driven by the signal driving circuit, which achieves the closed-loop control of the system. The system performs sliding mode chattering suppression against the converter in a variable-frequency operating condition in hysteresis mode, whereas optical coupling isolation is used for the signal transmission of the sliding mode control to ensure superior dynamic performance of the system. To guarantee the effective and stable operation of the circuit when the frequency is switched using two specific switches, the converter must satisfy the condition of “zero-crossing switching” (ZCS), which means that the converter can be switched between the two specific frequencies only after a complete switching period. The implementation of the switching circuit is designed in the rear. A schematic of ZCS is shown in Fig. 7, where 그림입니다.
원본 그림의 이름: CLP000014fc0034.bmp
원본 그림의 크기: 가로 29pixel, 세로 26pixel represents the dead-time setting by the system. ZCS guarantees the stable operation of the system, while control delay is added to the system.


그림입니다.
원본 그림의 이름: CLP000014fc002d.bmp
원본 그림의 크기: 가로 768pixel, 세로 521pixel

Fig. 6. Schematic of the sliding mode current controller for the LLC converter.


그림입니다.
원본 그림의 이름: CLP000014fc002e.bmp
원본 그림의 크기: 가로 749pixel, 세로 302pixel

Fig. 7. Schematic of ZCS.


1) System Modeling of the Full-Bridge Bi-Directional LLC DC/DC Converter

The extended description function is used to model the full-bridge bi-directional LLC DC/DC converter. First, the resonant converter is modularized, and the converter is divided into four modules, including the switching network, the resonant tank, the rectifying network, and the filter network. Second, the nonlinear state equation of the entire circuit of the converter is derived, and the extended description function is used to deal with the nonlinear process. Third, the harmonic balance method is used to model the large signal.

The following assumptions are made.

a) All the switches in the circuit are ideal, and any parasitic parameter is ignored.

b) The passive devices are regarded as linear time- invariant components, and the corresponding losses are expressed by the equivalent resistance.

c) The filter corner frequency is considerably smaller than the switching frequency.

d) The disturbances during the analysis process are small-signal perturbations.

e) The usual assumption is that the switching frequency is near the resonant frequency.

According to the above assumptions, the secondary power converter means that the full-bridge bi-directional LLC DC/DC converter (shown in Fig. 1) is equivalent to the equivalent circuit diagram of the full-bridge bi-directional LLC resonant converter shown in Fig. 8.


그림입니다.
원본 그림의 이름: CLP000014fc0038.bmp
원본 그림의 크기: 가로 530pixel, 세로 247pixel

Fig. 8. Equivalent circuit diagram in forward-working mode.


The input voltage (그림입니다.
원본 그림의 이름: CLP000014fc0035.bmp
원본 그림의 크기: 가로 30pixel, 세로 26pixel) of the resonant tank is the output voltage of the switching network in Fig. 1. The voltage waveform is a square wave, its duty cycle is d, its amplitude is 그림입니다.
원본 그림의 이름: CLP000014fc0036.bmp
원본 그림의 크기: 가로 35pixel, 세로 39pixel, and its frequency is the same as the switching frequency. In Fig. 8, 그림입니다.
원본 그림의 이름: CLP000014fc0037.bmp
원본 그림의 크기: 가로 54pixel, 세로 28pixel represent the inductance, the equivalent resistance, and the transformation ratio of the transformer. The output variables are expressed by V2 in the general system chart.

We select the resonant inductor current (I1), the transformer excitation inductance current (I2), the resonant capacitor voltage (V1), and the output filter capacitor voltage (V2) as the state variables. According to the equivalent circuit shown in Fig. 8, the system’s nonlinear differential equations of the state are

그림입니다.
원본 그림의 이름: CLP000014fc0039.bmp
원본 그림의 크기: 가로 377pixel, 세로 272pixel    (28)

where 그림입니다.
원본 그림의 이름: CLP000014fc003a.bmp
원본 그림의 크기: 가로 281pixel, 세로 37pixel is a nonlinear variable where 그림입니다.
원본 그림의 이름: CLP000014fc003b.bmp
원본 그림의 크기: 가로 126pixel, 세로 31pixel is a symbolic function and 그림입니다.
원본 그림의 이름: CLP000014fc003c.bmp
원본 그림의 크기: 가로 93pixel, 세로 35pixel is the current that flows through the primary side of the transformer. When 그림입니다.
원본 그림의 이름: CLP000014fc003d.bmp
원본 그림의 크기: 가로 114pixel, 세로 29pixel, then 그림입니다.
원본 그림의 이름: CLP000014fc003e.bmp
원본 그림의 크기: 가로 121pixel, 세로 33pixel=1, indicating that the voltage at both ends of 그림입니다.
원본 그림의 이름: CLP000014fc003f.bmp
원본 그림의 크기: 가로 30pixel, 세로 28pixel is the same as the reference direction; when 그림입니다.
원본 그림의 이름: CLP000014fc0040.bmp
원본 그림의 크기: 가로 112pixel, 세로 28pixel, then 그림입니다.
원본 그림의 이름: CLP000014fc0041.bmp
원본 그림의 크기: 가로 164pixel, 세로 30pixel, and the voltage of 그림입니다.
원본 그림의 이름: CLP000014fc003f.bmp
원본 그림의 크기: 가로 30pixel, 세로 28pixel at this time is opposite to the reference direction. 그림입니다.
원본 그림의 이름: CLP000014fc0042.bmp
원본 그림의 크기: 가로 124pixel, 세로 30pixel is a representation of the absolute value of 그림입니다.
원본 그림의 이름: CLP000014fc003c.bmp
원본 그림의 크기: 가로 93pixel, 세로 35pixel.

We perform linear processing of Eq. (28) through the extended description function and obtain the large-signal model of the system on the basis of the principle of harmonic balance.

그림입니다.
원본 그림의 이름: CLP000014fc0043.bmp
원본 그림의 크기: 가로 478pixel, 세로 467pixel (29)

where 그림입니다.
원본 그림의 이름: CLP000014fc0044.bmp
원본 그림의 크기: 가로 138pixel, 세로 62pixel,

그림입니다.
원본 그림의 이름: CLP000014fc0045.bmp
원본 그림의 크기: 가로 510pixel, 세로 316pixel


2) Design of the Sliding Mode Controller of the Full-Bridge Bi-Directional LLC DC/DC Converter

With use of the extended description for the signal modeling of the LLC converter and an input/output feedback linearization method, the complex nonlinear system analysis problem is transformed into a traditional linear system design problem. The input/output feedback linearization method is combined with the variable structure control with the sliding mode, the sliding mode control equations are obtained, and the partial linearization subsystem, including the variable, is derived using Eq. (29).

For the model of the single-input single-output (SISO) nonlinear system described in Eq. (29), we first determine the relative degree of the system, which is

그림입니다.
원본 그림의 이름: CLP000014fc0046.bmp
원본 그림의 크기: 가로 261pixel, 세로 131pixel           (30)

According to Eq. (30), the relative degree of the system is 3; on the basis of the input/output feedback linearization method, the response characteristic of the output voltage is assumed to be

그림입니다.
원본 그림의 이름: CLP000014fc0047.bmp
원본 그림의 크기: 가로 461pixel, 세로 68pixel  (31)

where 그림입니다.
원본 그림의 이름: CLP000014fc0048.bmp
원본 그림의 크기: 가로 89pixel, 세로 32pixel reflects the system’s steady-state information, and the output response coefficients 그림입니다.
원본 그림의 이름: CLP000014fc0049.bmp
원본 그림의 크기: 가로 36pixel, 세로 29pixel, 그림입니다.
원본 그림의 이름: CLP000014fc004a.bmp
원본 그림의 크기: 가로 37pixel, 세로 31pixel, 그림입니다.
원본 그림의 이름: CLP000014fc004b.bmp
원본 그림의 크기: 가로 21pixel, 세로 26pixel, and 그림입니다.
원본 그림의 이름: CLP000014fc004c.bmp
원본 그림의 크기: 가로 21pixel, 세로 26pixel can be obtained.

Eq. (29) can be transformed as follows:

그림입니다.
원본 그림의 이름: CLP000014fc004d.bmp
원본 그림의 크기: 가로 346pixel, 세로 68pixel       (32)

We set 그림입니다.
원본 그림의 이름: CLP000014fc004e.bmp
원본 그림의 크기: 가로 386pixel, 세로 55pixel and then use Eq. (32) to derive

그림입니다.
원본 그림의 이름: CLP000014fc004f.bmp
원본 그림의 크기: 가로 398pixel, 세로 64pixel    (33)

According to Eqs. (31) and (33),

그림입니다.
원본 그림의 이름: CLP000014fc0050.bmp
원본 그림의 크기: 가로 517pixel, 세로 64pixel            (34)

A sliding mode control surface is established for ensuring appropriate output voltage response and the invariance condition 그림입니다.
원본 그림의 이름: CLP000014fc0051.bmp
원본 그림의 크기: 가로 55pixel, 세로 25pixel of the sliding mode region.

그림입니다.
원본 그림의 이름: CLP000014fc0052.bmp
원본 그림의 크기: 가로 437pixel, 세로 135pixel   (35)

Then, the equation of the sliding mode control surface is

그림입니다.
원본 그림의 이름: CLP000014fc0053.bmp
원본 그림의 크기: 가로 368pixel, 세로 136pixel     (36)

We set 그림입니다.
원본 그림의 이름: CLP000014fc0054.bmp
원본 그림의 크기: 가로 405pixel, 세로 41pixel to simplify Eq. (36) as

그림입니다.
원본 그림의 이름: CLP000014fc0055.bmp
원본 그림의 크기: 가로 449pixel, 세로 62pixel  (37)

We assume that 그림입니다.
원본 그림의 이름: CLP000014fc0056.bmp
원본 그림의 크기: 가로 93pixel, 세로 38pixel does not affect the design freedom of the output response; the block diagram of the corresponding sliding mode controller based on the sliding mode surface (Eq. (37)) is shown in Fig. 6. In this diagram, 그림입니다.
원본 그림의 이름: CLP000014fc0057.bmp
원본 그림의 크기: 가로 34pixel, 세로 34pixel is a feedback variable reflecting 그림입니다.
원본 그림의 이름: CLP000014fc0058.bmp
원본 그림의 크기: 가로 24pixel, 세로 32pixel; the feedback quantity achieves peak detection by the peak detector.

The selection of the sliding mode coefficient in the sliding mode controller is analyzed from the aspect of the system stability conditions.

Hypothesis:

그림입니다.
원본 그림의 이름: CLP000014fc0059.bmp
원본 그림의 크기: 가로 430pixel, 세로 66pixel     (38)

where

그림입니다.
원본 그림의 이름: CLP000014fc005a.bmp
원본 그림의 크기: 가로 321pixel, 세로 169pixel       (39)

Using Eqs. (31), (32), and (39), we obtain

그림입니다.
원본 그림의 이름: CLP000014fc005b.bmp
원본 그림의 크기: 가로 460pixel, 세로 66pixel  (40)

The output voltage expressed in Eq. (29) is calculated using the differential

그림입니다.
원본 그림의 이름: CLP000014fc005c.bmp
원본 그림의 크기: 가로 329pixel, 세로 70pixel       (41)

We combine Eqs. (40) and (41) as follows:

그림입니다.
원본 그림의 이름: CLP000014fc005d.bmp
원본 그림의 크기: 가로 427pixel, 세로 151pixel   (42)

We substitute Eqs. (38) and (41) into Eq. (29) to obtain the input/output feedback linearization model of the subsystem.

그림입니다.
원본 그림의 이름: CLP000014fc005e.bmp
원본 그림의 크기: 가로 445pixel, 세로 316pixel   (43)

The linear subsystem variables (그림입니다.
원본 그림의 이름: CLP000014fc005f.bmp
원본 그림의 크기: 가로 128pixel, 세로 35pixel) are completely decoupled from the internal system (그림입니다.
원본 그림의 이름: CLP000014fc0060.bmp
원본 그림의 크기: 가로 113pixel, 세로 32pixel) to enable the analysis of the system stability and the output voltage response on the basis of the linear subsystem using Eq. (43).

The state-space equation of the linear subsystem can be obtained by Eq. (43).

그림입니다.
원본 그림의 이름: CLP000014fc0061.bmp
원본 그림의 크기: 가로 145pixel, 세로 85pixel               (44)

where 그림입니다.
원본 그림의 이름: CLP000014fc0062.bmp
원본 그림의 크기: 가로 311pixel, 세로 33pixel,

그림입니다.
원본 그림의 이름: CLP000014fc0063.bmp
원본 그림의 크기: 가로 548pixel, 세로 201pixel

그림입니다.
원본 그림의 이름: CLP000014fc0064.bmp
원본 그림의 크기: 가로 397pixel, 세로 66pixel

The transfer function of the system is

그림입니다.
원본 그림의 이름: CLP000014fc0065.bmp
원본 그림의 크기: 가로 429pixel, 세로 78pixel   (45)

The characteristic equation of the system is

그림입니다.
원본 그림의 이름: CLP000014fc0066.bmp
원본 그림의 크기: 가로 394pixel, 세로 49pixel    (46)



Ⅳ. EXPERIMENTAL VERIFICATION

To test the feasibility of the theoretical research and the performance of the key technology of the supercapacitor energy storage system in the IP transmitter, we use the DSP TMS320LF2812 as the core of the system control. A laboratory test platform of the supercapacitor energy storage system is developed considering the energy storage requirement of the transmitter system of the polarization instrument. A block diagram and a specific structure diagram of the system are shown in Fig. 9 and 10, respectively. The system comprises the polarization instrument emission and supercapacitor energy storage systems. The polarimeter transmitter system consists of a three-phase power supply, the rectification circuit, a high-frequency inverter, the AC/DC circuit, and the DC/AC circuit. The three-phase power supply provides a 380 V voltage. After rectifying, inverting, lifting, and rectifying, a 1000 V DC bus voltage is obtained. Finally, the inverter is inverted again, and the signal is produced by the emitter. The supercapacitor comprises the supercapacitor energy storage array, the cascade bi-directional buck/boost- LLC DC/DC converter circuit, the system control circuit, and the protection circuit.


그림입니다.
원본 그림의 이름: CLP000014fc0067.bmp
원본 그림의 크기: 가로 522pixel, 세로 441pixel

Fig. 9. Block diagram of the supercapacitor energy storage system.


그림입니다.
원본 그림의 이름: CLP000014fc006c.bmp
원본 그림의 크기: 가로 739pixel, 세로 592pixel

Fig. 10. Structure of the supercapacitor energy storage system.


A. Determination of Experimental Parameters


1) Calculation of the Volume Value of the Supercapacitor

According to the performance index of the supercapacitor energy storage system, the maximum voltage of the supercapacitor group is approximately 400 V; therefore, a voltage value of 500 V is selected for the supercapacitor group. The HCAPC-120 F/2.7 V monomer type is used in the supercapacitor group for series and parallel connections, and we design the energy storage array using the energy constraint method. In consideration of the margin, the number of series branches is 그림입니다.
원본 그림의 이름: CLP000014fc0068.bmp
원본 그림의 크기: 가로 173pixel, 세로 59pixel because 그림입니다.
원본 그림의 이름: CLP000014fc0069.bmp
원본 그림의 크기: 가로 256pixel, 세로 55pixel; therefore, 그림입니다.
원본 그림의 이름: CLP000014fc006a.bmp
원본 그림의 크기: 가로 308pixel, 세로 73pixel, 그림입니다.
원본 그림의 이름: CLP000014fc006b.bmp
원본 그림의 크기: 가로 212pixel, 세로 67pixel.

This means that the value of n is 2. That is, the supercapacitor energy storage array consists of 200 single capacitances in series and is connected in parallel with 2 layers. The final capacitor volume is 1.2 F, the voltage is 500 V, and the floating charge voltage is 540 V.

The output power of the energy storage system is 10 kW. The main parameters of the circuit are shown in Table Ӏ.


TABLE I DESIGN PARAMETERS OF THE MAIN POWER CIRCUIT FOR THE SUPERCAPACITOR ENERGY STORAGE SYSTEM

Parameter

Rating

Parameter

Rating

Supercapacitor voltage range 그림입니다.
원본 그림의 이름: CLP000014fc006d.bmp
원본 그림의 크기: 가로 75pixel, 세로 50pixel

200–400 V

Output voltage 그림입니다.
원본 그림의 이름: CLP000014fc0074.bmp
원본 그림의 크기: 가로 55pixel, 세로 38pixel

1000 V

One-stage converter output voltage 그림입니다.
원본 그림의 이름: CLP000014fc006e.bmp
원본 그림의 크기: 가로 69pixel, 세로 44pixel

800 V

Rating output power 그림입니다.
원본 그림의 이름: CLP000014fc0075.bmp
원본 그림의 크기: 가로 64pixel, 세로 41pixel

10 kW

One-stage converter filter capacitance 그림입니다.
원본 그림의 이름: CLP000014fc006f.bmp
원본 그림의 크기: 가로 75pixel, 세로 43pixel

70 µF

Magnetic inductance 그림입니다.
원본 그림의 이름: CLP000014fc0076.bmp
원본 그림의 크기: 가로 65pixel, 세로 43pixel

992 µH

Resonant inductance 그림입니다.
원본 그림의 이름: CLP000014fc0070.bmp
원본 그림의 크기: 가로 63pixel, 세로 42pixel

198.4 µH

Resonant capacitance 그림입니다.
원본 그림의 이름: CLP000014fc0077.bmp
원본 그림의 크기: 가로 73pixel, 세로 42pixel

0.57 µF

Storage inductor 그림입니다.
원본 그림의 이름: CLP000014fc0071.bmp
원본 그림의 크기: 가로 55pixel, 세로 37pixel

300 µH

Resonant capacitance 그림입니다.
원본 그림의 이름: CLP000014fc0078.bmp
원본 그림의 크기: 가로 72pixel, 세로 42pixel

73.3 µF

Dead time

270 ns

Former vice edge of turns ratio

53:66

Two-stage converter filter capacitor 그림입니다.
원본 그림의 이름: CLP000014fc0072.bmp
원본 그림의 크기: 가로 63pixel, 세로 38pixel

2000 µF

Resonant frequency 그림입니다.
원본 그림의 이름: CLP000014fc0079.bmp
원본 그림의 크기: 가로 58pixel, 세로 49pixel

15 kHz

Discrete frequency 그림입니다.
원본 그림의 이름: CLP000014fc0073.bmp
원본 그림의 크기: 가로 78pixel, 세로 38pixel

10 kHz

Discrete frequency 그림입니다.
원본 그림의 이름: CLP000014fc007a.bmp
원본 그림의 크기: 가로 90pixel, 세로 44pixel

20 kHz


2) Sliding Mode Control Coefficient of Converter Operating in Boost Mode

The parameter analysis in boost mode shows that 그림입니다.
원본 그림의 이름: CLP000014fc007b.bmp
원본 그림의 크기: 가로 447pixel, 세로 65pixel using the reference voltage, 그림입니다.
원본 그림의 이름: CLP000014fc007c.bmp
원본 그림의 크기: 가로 314pixel, 세로 62pixel, 그림입니다.
원본 그림의 이름: CLP000014fc007c.bmp
원본 그림의 크기: 가로 314pixel, 세로 62pixel. Equations (11) and (12) show that 그림입니다.
원본 그림의 이름: CLP000014fc007d.bmp
원본 그림의 크기: 가로 334pixel, 세로 71pixel; by ensuring the system’s stability and using the control parameters of the empirical method, 그림입니다.
원본 그림의 이름: CLP000014fc007e.bmp
원본 그림의 크기: 가로 91pixel, 세로 28pixel in Eq. (1) can be used to calculate 그림입니다.
원본 그림의 이름: CLP000014fc007f.bmp
원본 그림의 크기: 가로 199pixel, 세로 40pixel; therefore, the sliding mode control equation of the sliding mode controller is

그림입니다.
원본 그림의 이름: CLP000014fc0080.bmp
원본 그림의 크기: 가로 610pixel, 세로 125pixel  (47)


3) Sliding Mode Control Coefficient of Converter Operating in Buck Mode

According to the requirements of the system, the sliding mode controller is designed for a critical damping response and the bandwidth is one-twentieth of the switching frequency 그림입니다.
원본 그림의 이름: CLP000014fc0081.bmp
원본 그림의 크기: 가로 39pixel, 세로 40pixel, namely, 그림입니다.
원본 그림의 이름: CLP000014fc0082.bmp
원본 그림의 크기: 가로 209pixel, 세로 58pixel, 그림입니다.
원본 그림의 이름: CLP000014fc0083.bmp
원본 그림의 크기: 가로 243pixel, 세로 72pixel; therefore, the adjustment time is 그림입니다.
원본 그림의 이름: CLP000014fc0084.bmp
원본 그림의 크기: 가로 163pixel, 세로 39pixel because 그림입니다.
원본 그림의 이름: CLP000014fc0086.bmp
원본 그림의 크기: 가로 97pixel, 세로 72pixel and 그림입니다.
원본 그림의 이름: CLP000014fc0087.bmp
원본 그림의 크기: 가로 102pixel, 세로 68pixel are known: 그림입니다.
원본 그림의 이름: CLP000014fc0085.bmp
원본 그림의 크기: 가로 437pixel, 세로 74pixel. Using the reference voltage 그림입니다.
원본 그림의 이름: CLP000014fc0088.bmp
원본 그림의 크기: 가로 128pixel, 세로 48pixel, 그림입니다.
원본 그림의 이름: CLP000014fc0089.bmp
원본 그림의 크기: 가로 194pixel, 세로 76pixel based on Eq. (23), with the known control parameters providing 그림입니다.
원본 그림의 이름: CLP000014fc009e.bmp
원본 그림의 크기: 가로 300pixel, 세로 70pixel, 그림입니다.
원본 그림의 이름: CLP000014fc009d.bmp
원본 그림의 크기: 가로 264pixel, 세로 69pixel. Therefore, the governing equations of the sliding mode controller are obtained on the basis of Eqs. (23) and (24).

그림입니다.
원본 그림의 이름: CLP000014fc009c.bmp
원본 그림의 크기: 가로 486pixel, 세로 127pixel     (48)


4) Calculation of Sliding Mode Control Parameters of the LLC Converter in Forward-Operation Mode

When a full-bridge bi-directional LLC DC/DC converter operates under a forward power flow, the equivalent output resistance under the rated power is

그림입니다.
원본 그림의 이름: CLP000014fc009b.bmp
원본 그림의 크기: 가로 233pixel, 세로 70pixel, 그림입니다.
원본 그림의 이름: CLP000014fc009a.bmp
원본 그림의 크기: 가로 265pixel, 세로 71pixel, and 그림입니다.
원본 그림의 이름: CLP000014fc0099.bmp
원본 그림의 크기: 가로 155pixel, 세로 33pixel; using Eq. (46), we can obtain the transfer function

그림입니다.
원본 그림의 이름: CLP000014fc0098.bmp
원본 그림의 크기: 가로 590pixel, 세로 98pixel  (49)

According to the root locus method and considering the dynamic response speed and the stability margin of the system, we can obtain

그림입니다.
원본 그림의 이름: CLP000014fc0097.bmp
원본 그림의 크기: 가로 454pixel, 세로 56pixel


5) Calculation of Sliding Mode Control Parameters of the LLC Converter in Reverse Operation

When a full-bridge bi-directional LLC DC/DC converter operates under a reverse power flow, the equivalent output resistance under the rated power is 그림입니다.
원본 그림의 이름: CLP000014fc0096.bmp
원본 그림의 크기: 가로 237pixel, 세로 78pixel, 그림입니다.
원본 그림의 이름: CLP000014fc0095.bmp
원본 그림의 크기: 가로 367pixel, 세로 75pixel, and 그림입니다.
원본 그림의 이름: CLP000014fc0094.bmp
원본 그림의 크기: 가로 133pixel, 세로 40pixel; using Eq. (46), we can obtain the transfer function

그림입니다.
원본 그림의 이름: CLP000014fc0093.bmp
원본 그림의 크기: 가로 523pixel, 세로 85pixel     (50)

According to the root locus method and considering the dynamic response speed and the stability margin of the system, we can obtain

그림입니다.
원본 그림의 이름: 캡처.PNG
원본 그림의 크기: 가로 364pixel, 세로 47pixel


B. Experimental Test

The physical system is tested using an experimental platform for measuring the waveforms. The experimental platform is shown in Fig. 11.


그림입니다.
원본 그림의 이름: image177.jpeg
원본 그림의 크기: 가로 317pixel, 세로 182pixel

Fig. 11. System experiment platform.


Fig. 12 shows the bus bar voltage waveforms when the terminal voltage of the supercapacitor reaches a predetermined maximum value under the condition that the transmitter store energy system is charging. The experimental results show that the system is stable when both ends of the supercapacitor’s voltage are 그림입니다.
원본 그림의 이름: CLP000002300d3b.bmp
원본 그림의 크기: 가로 336pixel, 세로 67pixel, the one-stage DC bus voltage is 그림입니다.
원본 그림의 이름: CLP000002300001.bmp
원본 그림의 크기: 가로 339pixel, 세로 69pixel, and the reverse input voltage is 그림입니다.
원본 그림의 이름: CLP000002300002.bmp
원본 그림의 크기: 가로 351pixel, 세로 68pixel. This finding indicates that the entire energy storage system operates normally when the power is in reverse flow.


그림입니다.
원본 그림의 이름: image179.emf
원본 그림의 크기: 가로 267pixel, 세로 135pixel

Fig. 12. Voltage waveforms after completed energy storage.


When both ends of the supercapacitor’s voltages reach the maximum value of 400 V, the enabling signal is given, and the energy storage system operates in power-forward mode. Currently, the supercapacitor discharges. Fig. 13 shows the voltage waveforms when the system is in a state of constant discharge. Evidently, the system stops discharging when 그림입니다.
원본 그림의 이름: CLP000014fc008f.bmp
원본 그림의 크기: 가로 36pixel, 세로 34pixel is reduced to the minimum value of 200 V from the maximum value of 400 V; this process is maintained for 19 s. After the supercapacitor stops discharging, the voltage of the one-stage DC bus shows a linear decrease from the beginning, but the output voltage of the system 그림입니다.
원본 그림의 이름: CLP000014fc008e.bmp
원본 그림의 크기: 가로 61pixel, 세로 38pixel becomes stable after a short time. The system then operates normally under forward power flow. For a given voltage range, the supercapacitor continues to discharge for 19 s, and the storage system of the transmitter requires only 4 s to release the power; therefore, the supercapacitor guarantees the energy storage capacity of the system. The changes in waveforms 그림입니다.
원본 그림의 이름: CLP000014fc008d.bmp
원본 그림의 크기: 가로 83pixel, 세로 36pixel show that the system is capable of dynamic adjustment in forward- operating mode.


그림입니다.
원본 그림의 이름: image178.emf
원본 그림의 크기: 가로 295pixel, 세로 153pixel

Fig. 13. Voltage waveforms when the system is in a state of constant discharge.


The results of the experiment shown in Figs. 12 and 13 demonstrate that the topological structure of the system is correct; a two-way operating mode is achieved, and the system exhibits good performance and reliability.

Fig. 14 shows the voltage waveforms when the system operates in a closed loop. Evidently, when the IP instrument transmitter is working, the voltage at both ends of the supercapacitor is in a state of discharge, and the two-stage series converter is in the forward-operating state. When the transmitter does not work and has no load, the supercapacitor is charging, and the converter is in the reverse-operating state. During the switching process, under the bi-directional operating state, the DC bus voltage and the output voltage remain nearly unchanged. This situation demonstrates the stability and feasibility of the system and the superiority of the sliding mode control. 그림입니다.
원본 그림의 이름: 캡처.PNG
원본 그림의 크기: 가로 36pixel, 세로 27pixel in Fig. 14 is the external load voltage waveform of the transmitter.


그림입니다.
원본 그림의 이름: image180.emf
원본 그림의 크기: 가로 488pixel, 세로 273pixel

Fig. 14. Voltage waveforms when the system operates in a closed loop.


Fig. 15 shows the waveform of the supercapacitor’s charge–discharge voltage and power inductor current when the system output is stable. Apparently, for a given time of charge and discharge, the voltage range between the two ends of the supercapacitor is 360–400 V, which allows for constant power storage and release energy. In addition, the energy storage current waveform shows that the bi-directional buck/boost converter achieves zero-voltage switching (ZVS) when the current is over zero and the system achieves soft switching. Therefore, the proposed supercapacitor group satisfies the system’s energy storage and release requirements.


그림입니다.
원본 그림의 이름: 캡처.PNG
원본 그림의 크기: 가로 1079pixel, 세로 308pixel

Fig. 15. Waveform of supercapacitor voltage and power inductor current when the output is stable.


Fig. 16 shows the two-stage converter switch signal (Vgs) and the voltage (Vce) output voltage waveform at the two ends of the switch tube. As shown in Fig. 16, the switch tube achieves ZVS turn-on and turn-off, and the system achieves soft switching, thereby considerably reducing switching loss and improving system efficiency.


그림입니다.
원본 그림의 이름: 캡처.PNG
원본 그림의 크기: 가로 1080pixel, 세로 299pixel

Fig. 16. Waveform of switch tube drive signal when the LLC converter operates in the forward state.


Fig. 17 shows the waveform of the switch tube drive signal, the rectifier diode voltage, and the resonance current when the LLC converter operates in forward state. When 그림입니다.
원본 그림의 이름: CLP000014fc008c.bmp
원본 그림의 크기: 가로 114pixel, 세로 36pixel, the ZVS turn-off of the rectifier diode is achieved in the proposed converter.


그림입니다.
원본 그림의 이름: 캡처.PNG
원본 그림의 크기: 가로 1043pixel, 세로 313pixel

Fig. 17. Waveform of switch tube drive signal, rectifier diode voltage, and resonance current when LLC convertor work in forward state.


The results of the experiment shown in Figs. 15, 16, and 17 demonstrate that the main switch of the system achieves ZVS turn-on and turn-off and the rectifier two-stage tube achieves ZCS turn-off, thus substantially decreasing switching loss and enhancing system efficiency.

Fig. 18 shows the waveforms when the system power is flowing forward and the dynamic response exhibits load mutation. When the load is suddenly increased (from 200 Ω to 100 Ω), the dynamic adjustment time is 10 μs; the time is short and the system quickly and smoothly transitions to the operating state of the next load. When the load is suddenly reduced (from 100 to 200 Ω), the converter consumes approximately 75 μs to transition to the next steady-state operation. This situation occurs because the filter capacitance of the converter’s forward output is larger; when the load decreases and the adjustment time of the state for the output filter capacitor is changed, the discharge time increases but the response speed of the sliding mode controller does not.


그림입니다.
원본 그림의 이름: image188.emf
원본 그림의 크기: 가로 375pixel, 세로 222pixel

Fig. 18. Waveforms of the output voltage and output current under load mutation.


The results of a dynamic performance test of the full- bridge bi-directional LLC DC/DC converter are shown in Fig. 19. In this test, the converter operates in the forward- flow mode and the one-stage DC bus voltage mutates from 800 V to 700 V. Regardless of whether the input voltage is in a positive or negative transition, the output voltage has no transition process and the sliding mode controller immediately responds to enter the steady state. In the simulation of the system, the output voltage of the sliding mode controller is completely unaffected by the input voltage, but the experimental results show that the output voltage and output current have different degrees of ripple changes due to the equivalent resistance of the filter capacitor, the current sampling resistance, and other factors.


그림입니다.
원본 그림의 이름: image190.emf
원본 그림의 크기: 가로 375pixel, 세로 222pixel

Fig. 19. Waveforms of the output voltage and current when the input voltage mutation occurs in the LLC converter.


The voltage waveform results shown in Figs. 18 and 19 indicate that the system has a fast, dynamic response and provides a stable and constant output under the condition of input voltage and load mutations. The system control method provides high reliability.

Fig. 20 shows the comparison of the total power loss using different topology converters under the same input and output voltage and output power of 10 kW.


그림입니다.
원본 그림의 이름: image191.png
원본 그림의 크기: 가로 495pixel, 세로 245pixel

Fig. 20. Comparison of the efficiencies of different topologies.


Fig. 21 shows a comparison of the efficiency of the supercapacitor energy storage system for different topologies under different power conditions.


그림입니다.
원본 그림의 이름: image192.png
원본 그림의 크기: 가로 564pixel, 세로 514pixel

Fig. 21. Comparison of the bi-directional DC/DC converter efficiencies for five different topologies.


Figs. 20 and 21 show that the efficiencies of the non- isolated buck/boost topology and the low-voltage side boost+LLC topology are higher than those of the other topologies. However, a single non-isolated buck/boost converter cannot be applied to high-power supercapacitor energy storage systems, which have a wide range of terminal voltage. Therefore, the low-voltage boost+LLC converter is the preferred topology for the energy storage system. A theoretical analysis and experimental tests are carried out.

In the experimental platform, the system is connected with a fixed resistance load of 100 ohms. The system performs efficiency tests on the rated input and output voltage (v1 = 400 V, v2 = 1000 V), different output powers, rated power, rated output voltage (p0 = 10 kW, v2 = 1000 V), and different input voltages. The test results are shown in Tables II and III.


TABLE Ⅱ EXPERIMENTAL DATA OF SYSTEM EFFICIENCY UNDER DIFFERENT OUTPUT POWER WHEN 그림입니다.
원본 그림의 이름: 캡처.PNG
원본 그림의 크기: 가로 346pixel, 세로 44pixel

System reference output power /kW

Actual input

voltage /V

Energy storage inductance current /A

Actual output voltage /V

Actual output current /A

System efficiency /%

2

401

5.22

1006

2.01

96.46

4

400.5

10.39

1004

4.02

97.15

6

399.8

15.40

999.6

5.99

97.27

8

401.5

20.71

1005

8.04

97.17

10

402

25.9

1010

10.1

97.01


TABLE Ⅲ EXPERIMENTAL DATA OF SYSTEM EFFICIENCY UNDER DIFFERENT INPUT VOLTAGES WHEN 그림입니다.
원본 그림의 이름: 캡처.PNG
원본 그림의 크기: 가로 354pixel, 세로 45pixel

System reference output voltage /V

Actual input voltage /V

Energy storage inductance current /A

Actual output voltage /V

Actual output current /A

System efficiency /%

200

205

51.31

1002

10.02

95.45

250

251

41.77

1005

10.05

96.34

300

298

34.59

997

9.97

96.44

350

352

20.97

1009

10.09

96.51

400

405

26.23

1015

10.15

96.97


The test results show that the system efficiency is approximately 97%, and the output stability of the system is stable.

Fig. 22 and 23 show comparisons between the theoretical values and the measured values of the system efficiency under different output power values and different input voltages. The illustration shows that the experimental measurement is near the theoretical value.


그림입니다.
원본 그림의 이름: image195.png
원본 그림의 크기: 가로 527pixel, 세로 265pixel

Fig. 22. Efficiency for different output power values when 그림입니다.
원본 그림의 이름: CLP000014fc008a.bmp
원본 그림의 크기: 가로 230pixel, 세로 42pixel.


그림입니다.
원본 그림의 이름: image197.png
원본 그림의 크기: 가로 543pixel, 세로 262pixel

Fig. 23. Efficiency for different input voltages when 그림입니다.
원본 그림의 이름: CLP000014fc008b.bmp
원본 그림의 크기: 가로 231pixel, 세로 38pixel.



Ⅴ. CONCLUSIONS

In this study, the key technologies of a supercapacitor model, the power topological structure, and the control strategy of the energy storage system of an IP transmitter are designed and subsequently analyzed. In addition, an experimental system platform is developed. The experimental results validate the proposed bi-directional topology of the energy storage power system; the sliding mode control strategy with a variable structure is effective and superior. A soft switching technology is achieved for the system operation. The experimental calculation results show that the system’s control accuracy remains stable at less than 2.5%, and the system efficiency is approximately 97%. The system can store and release energy on the basis of the requirements of the IP transmitter; therefore, the design of the supercapacitor energy storage system fully satisfies the requirements of the IP transmitter system in the excitation polarization instrument. The correctness of the theoretical analysis and the circuit design and the validity of the results are verified by the experimental results of the practical applications of the supercapacitor energy storage system.



ACKNOWLEDGMENT

This work was supported by the National Natural Science Foundation of China (61403127,61703144), Tackling Key Project of Henan Science and Technology (182102210051), Key Laboratory of Control Engineering of Henan Province (KG2016-01; Henan Polytechnic University China), Key Scientific Research Project of Henan Province (18B470005; Henan Polytechnic University China),Fundamental Research Funds for the Universities of Henan Province (18B470005) and Doctoral Fund of Henan Polytechnic University (B2017-23; Henan Polytechnic University China).



REFERENCES

[1] S. Li,X. Kang, and K. M. Smedley, “Analysis and design of a family of two-level PWM plus phase-shift-modulated DC–DC converters,” IEEE Trans. Ind. Electron.,Vol. 65, No. 6, pp. 4650-4660, Mar. 2018.

[2] R. Sathishkumar, K. K. Sathish, and K. M. Mahesh, “Dynamic energy management of micro grids using battery super capacitor combined storage” in 2012 Annual IEEE India Conference, pp. 1078-1083, 2012.

[3] Y. Zhang, X. F. Cheng, C. Yin, and S. Cheng, “A soft-switching bidirectional DC-DC converter for the battery super-capacitor hybrid energy storage system,” IEEE Trans. Ind. Electron., Vol. 65, No. 10, pp. 7856-7865, May 2018.

[4] M. Pahlevaninezhad, J. Drobnik, P. K. Jain, and A. Bakhshai, “A load adaptive control approach for a zero- voltage-switching DC/DC converter used for electric vehicles,” IEEE Trans. Ind. Electron.., Vol. 59, No. 2, pp.  920-933, Feb. 2011.

[5] J. Wang, B. Ji, H. Wang, N. Chen, and J. You, “An inherent zero-voltage and zero-current-switching full- bridge converter with no additional auxiliary circuits,” J. Power Electron., Vol. 15, No. 3, pp. 610-620, Mar. 2015.

[6] B. Zhao, Q. Song, W. Liu, and Y. Sun, “Overview of dual-active-bridge isolated bidirectional DC-DC converter for high frequency link power-conversion system,” IEEE Trans. Power Electron., Vol. 29, No. 8, pp. 4091-4106, Aug. 2014.

[7] D. Segaran, D. G. Holmes, and B. P. Mc Grath, “Enhanced load step response for a bidirectional DC-DC converter,” IEEE Trans. Power Electron., Vol. 28, No. 1, pp. 371-379, Jan. 2013.

[8] Y. Cai, H. Yin, J. Zhang, and X. Xia, “Discussion on working principle and application effect of polarization method,” Mineral Exploration, Vol. 3, No. 2 pp. 212-217, Apr. 2012. (in Chinese)

[9] G. J. Wang, R. Wang, K. F. Shi, “The TDIP transmitter of energy storing with super-capacitors,” The 10th China International Geo-Electromagnetic Workshop, pp. 136-138, 2011. (in Chinese)

[10] F. M. Ibanez, “Analyzing the need for a balancing system in supercapacitor energy storage systems,” IEEE Trans. Power Electron., Vol. 33 No. 3, pp. 2162-2171, Sep. 2017.

[11] S.-C. Tan, Y.-M. Lai, and C.-K. Tse, Sliding Mode Control of Switching Power Converters: Techniques and Implementation, CRC Press, 2011.

[12] P. Wang, C. D. Zhao, Y. P. Gao, Y. Zhang, and J. Li. “A bidirectional three-level DC-DC converter with a wide voltage conversion range for hybrid energy source electric vehicles,” J. Power Electron., Vol. 17, No. 2, pp. 334-345, Feb. 2017.

[13] J. Echeverria, S. Kouro, M Perez, and H Abu-Rub, “Multi-modular cascaded DC-DC converter for HVDC grid connection of large-scale photo-voltaic power systems,” in 9th Annual Conference of the IEEE Industrial Electronics Society (IECON), pp. 6999-7005, 2013.

[14] C. M. Lai, Y. H. Cheng, M. H. Hsieh, and Y. C. Lin, “Development of a bidirectional DC/DC converter with dual-battery energy storage for hybrid electric vehicle system,” IEEE Trans. Veh. Technol., Vol. 67, No. 2, pp. 1036-1052, Feb. 2018.

[15] Z. Fang, J. Wang, S. Duan, K. Liu, and T. Cai, “Control of an LLC resonant converter using load feedback linearization,” IEEE Trans. Power Electron., Vol. 33, No. 1, pp. 887-898, Jan. 2018.

[16] H. Hu, X. Fang, F. Chen, Z. J. Shen, and I. Batarseh, “A modified high-efficiency LLC converter with two transformers for wide input-voltage range applications,” IEEE Trans. Power Electron., Vol. 28, No. 4, pp. 1946- 1960, Apr. 2013.

[17] J. Yamamoto, T. Zaitsu, S. Abe, and T. Ninomiya, “PFM and PWM Hybrid controlled LLC converter,” in 2014 International Power Electronics Conference (IPEC- Hiroshima 2014 - ECCE ASIA), pp.177-182, 2014.

[18] H. Ma, Q. Liu, and J. Guo, “A sliding-mode control scheme for llc resonant DC/DC converter with fast transient response,” Conference of the IEEE Industrial Electronic, Vol. 2, No. 1, pp. 162-167, 2012.

[19] D. B. W. Abeywardana, B. Hredzak, and V. G. Agelidis, “Single phase grid-connected lifepo4 battery super- capacitor hybrid energy storage system with interleaved boost inverter,” IEEE Trans. Power Electron., Vol. 30, No. 10, pp. 5591-5604, Oct. 2015.

[20] C. Buccella, C. Cecati, H Latafat, P Pepe, and K Razi. “Observer-based control of LLC DC/DC resonant converter using extended describing functions,” IEEE Trans. Power Electron., Vol. 30, No. 10, pp. 5881-5891, Oct. 2015.

[21] D. De, C. Klumpner, C. Patel, K. Ponggorn, M. Rashed, G. Asher, “Modeling and control of a multi-stage interleaved DC–DC converter with coupled inductors for super- capacitor energy storage system,” IET Power Electron., Vol. 6, No. 7, pp. 1360-1375, Aug. 2013.

[22] X. Wang, J. Gao, M. Chen, X. Wei, Y. Wei, and Z. Zeng, “Faulty line detection method based on optimized bistable system for distribution network,” IEEE Trans. Ind. Informat., Vol. 14, No. 4, pp. 1370-1381, Apr. 2018.

[23] O. Hegazy, J. Van Mierlo, and P. Lataire, “Analysis modeling and implementation of a multidevice interleaved DC/DC converter for fuel cell hybrid electric vehicles,” IEEE Trans. Power Electron., Vol. 27, No. 11, pp. 4445- 4458, Nov. 2012.



그림입니다.
원본 그림의 이름: image199.jpeg
원본 그림의 크기: 가로 99pixel, 세로 117pixel

Zhihui Zeng was born in Jiangxi, China, in 1978. He received his B.Sc. and M.Sc. in electrical engineering from Henan Polytechnic University, Jiaozuo, China, in 2002 and 2008, respectively, and his Ph.D. from Beijing University of Technology, Beijing, China, in 2016. He is Associate Professor at Henan Polytechnic University, Jiaozuo, China. His research interests include electronics technology in clean energy power fields and switching power supplies.


그림입니다.
원본 그림의 이름: image200.jpeg
원본 그림의 크기: 가로 84pixel, 세로 99pixel

Xiaowei Wang was born in Henan, China, in 1983. He received his B.Sc. and M.Sc. in electrical engineering from Henan Polytechnic University, Jiaozuo, China, in 2006 and 2011, respectively. He is pursuing his Ph.D. at the School of Electrical Engineering, Xi’an Jiaotong University, Shaanxi, China, while a lecturer at Henan Polytechnic University, Jiaozuo, China. His main research interests include fault location, power system protection, and power signal processing.


그림입니다.
원본 그림의 이름: image201.jpeg
원본 그림의 크기: 가로 73pixel, 세로 85pixel

Yanfang Wei was born in Henan, China, in 1982. He received his B.Sc. and M.Sc. in electrical engineering from Henan Polytechnic University, Jiaozuo, China, in 2006 and 2008, respectively, and his Ph.D. from Hohai University, Nanjing, China, in 2012. He is Associate Professor at Henan Polytechnic University, Jiaozuo, China. His current research interests include flexible DC transmission and power system analysis.


그림입니다.
원본 그림의 이름: image202.jpeg
원본 그림의 크기: 가로 144pixel, 세로 170pixel

Zhiguo Hu was born in Henan, China, in 1977. He received his B.Sc. in electrical engineering from Zhengzhou University, Zhenzhou, China, in 2000 and his M.Sc in control theory and control engineering from Henan Polytechnic University, Jiaozuo, China, in 2006. He is Associate Professor at Henan Polytechnic University, Jiaozuo, China. His current reseach interests include power signal processing and power quality control.


그림입니다.
원본 그림의 이름: image203.png
원본 그림의 크기: 가로 130pixel, 세로 171pixel

Yangxiao Yu was born in Henan, China, in 1981. She received her B.A. in English from Henan Polytechnic University, Jiaozuo, China, in 2003 and her M.A. from Hena University, Kaifeng, China, in 2008. She is Lecturer at Henan Polytechnic University, Jiaozuo, China. Her current research interests include English linguistics and teaching.


그림입니다.
원본 그림의 이름: image204.jpeg
원본 그림의 크기: 가로 160pixel, 세로 189pixel

Zhigang Zhang was born in Hebei, China, in 1976. He received his M.Sc. in computer science and technology from Henan Polytechnic University, Jiaozuo, China, in 2007. He is Lecturer at the School of Information Engineering in Jiaozuo University, Jiaozuo, China. His current research interests include power signal processing and machine learning.